CMOS DAC充當數控分壓器

　　數字電位器在可接受8位分辨率的應用中，可作為極佳的數控分壓器，例如AnalogDevices的AD5160。本篇設計實例介紹在需要更高分辨率的應用中如何使用CMOS DAC作為分壓器。

　　數百萬種CMOSR2R（電阻/雙電阻）梯式數模轉換器（DAC）用于衰減器應用中，在這些應用中一個充當電流電壓轉換器的外部運算放大器強制一個電流輸出端連接到虛地。只要運算放大器能夠生成預期輸出電壓，DAC的標準輸入是交流或直流均可。倒相是輸入和輸出之間的常態，因此電路需要雙電源。

　　圖1顯示如何對這一簡單電路重新布線，以避免倒相并使用單一電源運行。此配置中，DAC充當數字可編程電阻器，DAC代碼更改輸入電壓和DAC IOUT1輸出電流端之間的有效電阻。圖2顯示的可行的實施方法，使用充當分壓器的AD5415雙12位電流輸出DAC的一半。此圖省略了DAC的清晰度控制線。運算放大器A1強制IOUT2A輸出電流端的電壓符合IOUT1A輸出電流端的電壓。此方法防止這兩個線路之間產生電壓差異，如若產生差異，將導致內部DAC開關應用不同門源電壓以及DAC的線性衰退。

　　連接分離反饋電阻器RFB和R1，可產生值等同于DAC梯形阻抗（R）的合成反饋電阻器。在此情況下，電路轉換函數為：VOUT/VIN=(R)/(REFF+R)，其中REFF為數控下的有效DAC電阻。REFF=R(2n)/N，其中n為DAC分辨率，N為數字輸入碼的等值二進制數。將第二個等式代入第一個等式，并且假定DAC增益誤差為零，12比特DAC的電路轉換函數為VOUT/VIN=1/(1+4096/N)。切斷所有電源，基準電壓與IOUT1A終端之間的有效阻抗無窮大，因此當加載零至DAC時，輸出電壓在0V時啟動。隨著代碼的不斷增加，輸出電壓線性增加，理想狀態下，當所有代碼加至DAC時，DAC的輸出電壓約增加至輸入電壓的一半。

　　DAC內置N溝道CMOS開關的閾值電壓限制輸出電壓的最大值，因此并非所有的配置都能達到全碼范圍。柵壓保持在VDD電壓，源壓隨著IOUT1A上的電壓升高。隨著此電壓升高，開關的導通電阻增大并且不確定，導致輸出電壓整平以及作為可預測分壓器的電路終止。為了正確操作，VDD電壓必須高出最高輸出電壓幾伏，亦即輸入電壓的一半。否則，輸入電壓必須小于VDD電壓的兩倍減去3V。VDD電壓為5V時，AD5415線性運行至大約3.33V輸出，但是之后整平。如果必需具備更大的輸出電壓范圍，可以用AnologDevices的15V電源AD7541A代替AD5415?？蓪⒖捎幂敵鲂盘柕姆秶鷶U大到約7V。