基于NiosII的多通道PWM信號測量/產生器節點設計
加入技術交流群
掃碼加入
和技術大咖面對面交流
海量資料庫查詢
摘要：針對于列車控制系統半實物仿真平臺測速測距模塊的多通道PWM信號測量/產生的要求，提出了一種利用NiosII軟核處理器替代通訊用MCU的智能多通道PWM信號測量/產生器的設計方案。
關鍵詞：NiosII；PWM；FPGA；SOPC
2008年4月28日收到本文。
引言
列車控制系統半實物仿真平臺是基于HLA規范，將各種鐵路通信信號系統內的設備通過建?；驅嵨镞B接到一起，構建成的一個完整的列車運行控制仿真平臺，用以進行系統研究、系統仿真及新系統的開發。
實物測控接口平臺是列車控制系統半實物仿真平臺的重要組成部分，是實物設備和HLA仿真環境的接口，實現實物系統和仿真環境之間的信息交互，保證其協同并行工作。接口平臺使用了嵌入式Linux的架構以提供HLA界面，同時提供和實物設備對應的物理信號接口，其中包括車載實物系統中的測速測距模塊需要的多路PWM信號測量/產生器節點。
常用的MCU或者PWM芯片最多能提供16路PWM信號輸出通道，如果用MCU來實現PWM信號周期和占空比的測量,需要占用大量的硬件資源并且效率不高，因此使用MCU實現較多通道的PWM信號測量/產生器對MCU的處理能力要求較高，成本較高。若采用MCU/DSP作為外界通訊接口，使用FPGA實現多通道PWM信號測量/產生器，可以完成設計目標，但是系統復雜度較高。本文提出了一種利用NiosII軟核處理器替代通訊用MCU的智能多通道PWM信號測量/產生器的設計方案。該設計僅使用單片FPGA構建SOPC，系統復雜度低，可靠度高。
節點硬件設計
Nios II是一款基于哈佛結構的32位RISC 處理器，包括3 種內核。
智能PWM節點設計的核心在于NiosII軟核處理器的配置和利用FPGA實現多通道PWM信號測量/產生器。
節點硬件方框圖如圖1所示，FPGA選擇了Altera公司低成本FPGA Cyclone EP1C6Q240C8，電源模塊選擇了Murata公司的可提供3路1.0~3.6V可調輸出的MPD5S025S，直接提供FPGA需要的3.3V，2.5V和1.5V電源；NiosII的程序代碼保存在FPGA的配置芯片中，配置芯片選擇了16Mbit串行EPCS16，足夠保存NiosII應用程序；外擴2MByte SDRAM芯片AS4LC1M16S1；通訊接口為RS-485，采用磁隔離的方式，使用的隔離器件是ADuM3301磁隔離芯片，由一個5V/5V的DC/DC電源隔離器件B0505D提供隔離端的電源。FPGA輸入/輸出的多通道PWM信號通過接插件連出。整個節點設計非常簡潔，可以做到很小的體積。
圖1 智能PWM節點硬件方框圖
Nios II軟核處理器配置
NiosII軟核處理器使用Quartus II集成的SOPC Builder進行配置，配置圖如圖2。根據節點設計的需要，使用Nios II/s為處理器核心，UART為通訊接口，添加SDRAM控制器和EPCS控制器。使用32bit+12bit PIO作為PWM控制器，這個控制器是基于總線方式的控制器與FPGA內的PWM信號測量/產生器相連讀取/寫入周期和占空比信息，具體定義為：32bit數據，8bit通道地址，1bit讀/寫，1bit配置允許和1bit配置測量/產生，這2bit可以配置對應地址PWM通道為測量或產生，1bit預留。使用這種總線方式控制器配置PWM通道信息的速度快并且易于編程。
圖2 智能PWM節點NiosII處理器配置圖
FPGA內多通道PWM信號測量/產生器模塊
多通道PWM信號測量/產生器模塊FPGA功能框圖如圖3所示。用FPGA實現PWM信號的產生和測量的核心就是計數器的使用，每個通道的PWM需要8個計數器，其中4個是PWM信號產生用的預置高電平計數器，預置低電平計數器，高電平計數器和低電平計數器；其余4個是PWM信號測量用的高電平計數器和低電平計數器以及對應的最大值寄存器，由于資源的限制，這些計數器必須用RAM實現。
圖3 多通道PWM信號測量/產生器模塊FPGA功能框圖
pwm相關文章:pwm原理
評論