連續時間Sigma-Delta模/數轉換器(下)

　　即使如此，CTΣΔ的抗混疊性能也不應被過份夸大，因為抗混疊的要求是取決于不同的應用，而且它可能同時對設計復雜度、系統大小和成本構成一定的壓力。正如之前討論過，通過將采樣率提升到所需輸入帶寬的兩倍以上，便可放寬流水線或其它奈奎斯特率模/數轉換器對抗混疊的要求，但這會浪費帶寬并降低系統的整體能效。一個模擬抗混疊濾波器設計會存有陡斜的中斷特性，因此要達到一個非常平整的通帶是一項非常艱巨的任務，這要求高階和高插入損耗的濾波器網絡，因而必須增大信號路徑中的增益以補償該損耗。

　　通過消除采樣輸入模/數轉換器所需的附加過采樣，使得CTΣΔ能讓系統設計人員使用差不多所有的轉換器奈奎斯特帶寬，從而大大改善電源效率。此外，由于可免除使用昂貴的外加抗混疊濾波器，使得ADC12EU050能降低對模/數轉換器驅動器的需求，進一步簡化了系統設計的復雜性和降低整體的成本和功耗。

　　低噪聲并易于驅動的輸入
　　CTΣΔ模/數轉換器的輸入噪音比采樣輸入模.數轉換器的輸入噪音更低，這主要歸功于內置電路的CT。在一個流水線或傳統的DTSD采樣輸入模/數轉換器中，其輸入級均包含有一個通常較大的開關電容器，以用來削減模/數轉換器的整體熱噪聲。驅動這個大的開關電容器并不容易，尤其對DTSD模/數轉換器來說，因為它們的調制器是以輸出數據率的幾倍速度來進行采樣。此外，來自這些輸入的較大開關噪聲可以耦合到系統，導致系統的整體性能下降。另外，可以施加到開關電容輸入的輸入電壓也會因輸入的采樣開關之柵極源級電壓而受到限制。與SC采樣輸入相反，CTΣΔ技術可展現出一個穩定的電阻性輸入，正如圖5中所示。

圖5  CTSD模/數轉換器輸入的模型

　　由于CTΣΔ的輸入沒有被采樣，所以無需使用開關電容器，而且輸入也比較容量驅動，因此可使用較經濟的較低功耗驅動電路。此外，沒有了輸入開關損耗可減少耦合到系統的噪聲，改善系統的整體性能。最后，在輸入處沒有任何的開關便不會對輸入電壓的擺幅造成限制，使得輸入電壓范圍能夠比SC采樣輸入模/數轉換器的來得更高，而真實上，這輸入電壓有時甚至可超越電源軌。

　　低抖動鎖相環路可提供精確的采樣時鐘
　　一個低抖動的采樣時鐘對于所有高速和高分辨率的數據轉換系統來說都是非常重要，因為必須依靠它才能用盡模/數轉換器的最高分辨率。美國國家半導體的ADC12EU050中的調制器過采樣時鐘負責驅動其內部SD環路的量化器。這時鐘是由一個片上時鐘調整器所提供，其包含有一個鎖相環路(PLL)和壓控振蕩器(VCO)。這個高性能的PLL使用一個片上的LC調節電路來創建一個高Q值的諧振器。這個片上時鐘電路將頻率倍增并為調制器環路提供低抖動的采樣邊沿，以便CTΣΔ模/數轉換器能在無需高性能和高成本的外置時鐘源下發揮出其優點。系統設計人員只需在所需的輸出采樣率(40到50MSPS)下提供一個中等品質的低成本晶體，其它的事便可由ADC12EU050的片上時鐘電路來處理。

　　片上高精度時鐘的另一優點是其可路由到外置電路，并作為一個系統時鐘供給系統其它與時間有關的零件使用，這樣便可節省一個低抖動時鐘源的額外成本，并減輕設計的工作量和節省電路板的空間。

　　即時過載恢復
　　由于SD調制器是一個反饋環路，它們很容易在遇到大輸入信號時發生過載。對于一個典型的SD調制器來說，這種過載可能需要重置環路，但這卻會使前存儲在環路中的數據流失，并且會導致在模/數轉換器的輸出出現大毛刺。如果不重置環路，其實可讓調制器繼續運作，以容許過載情況自行離開環路，但這可能需要等待幾個時鐘周期，而期間模/數轉換器的輸出數據就有可能被損毀。

　　ADC12EU050包含有即時過載恢復特性。當這個即時過載恢復(IOR)功能被啟動時，模/數轉換器可在輸入過載的情況下維持信號的完整性，甚至可比流水線模/數轉換器更快地恢復過來。
　　
　　可隨技術發展而不斷改進
　　最后，CTΣΔ技術可隨著未來的技術而不斷改進，以長期確保其在模/數轉換器市場中的地位。正如上文所述，CTΣΔ的采樣工作是在環路濾波器的輸出處發生，故此可大大降低采樣誤差對性能的影響。相反對于流水線或DTSD采樣輸入模/數轉換器來說，其采樣工作是發生在模/數轉換器的輸入，因此任何的采樣錯誤都會構成很大的影響。因此，CTΣΔ模/數轉換器將更加適應未來的CMOS工藝。未來的工藝會帶來更小的過驅、泄漏或其它的效應，這都會影響采樣電路性能的發揮，而采用電路的性能影響對流水線、DTSD和其它采樣輸入模/數轉換器來說，遠比CTΣΔ模/數轉換器來得更深遠。

結語

　　美國國家半導體ADC12EU050模/數轉換器的面世為CTΣΔ模/數轉換器帶來性能上的大躍進。幾經40余年，美國國家半導體終于率先成功地將CTΣΔ技術從實驗室轉移到生產線上。ADC12EU050模/數轉換器比起同類的流水線模/數轉換器節省了30%的功率，而且可以以高于現行最快的DTSD模/數轉換器的輸出率來提供12位的分辨率。

　　ADC12EU050所采用的CTΣΔ技術具有優秀的先天抗混疊功能，低噪聲，并且輸入級易于驅動。為了完全發揮CTΣΔ技術的長處，ADC12EU050還包含有一個片上時鐘調整器，可以避免使用高性能高成本的時鐘。最后，ADC12EU050由于可即時從一個輸入過載事件中恢復，因此不會發生SD模/數轉換器中常見的輸入過載。

　　除了ADC12EU050以外，美國國家半導體正開發更多的CTΣΔ模/數轉換器以供100MSPS以下采樣率的高分辨率應用。隨著CTΣΔ技術的升級，預料會有愈來愈多的這類模/數轉換器應用領域將越來越廣。美國國家半導體在CTΣΔ模/數轉換器上的知識積累確保了其在這領域的優勢地位。

參考文獻：

　　1.  B. Razavi, Data Conversion System Design. Piscataway, NJ: IEEE Press, 1995
　　2.  G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20 MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State, Circuits, vol. 41, no. 12, pp. 2641-2649, December 2006
　　3.   S. D. Kulchycki, “Continuous-Time ∑Δ Modulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University, March 2007.
　　4.   J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
　　5.  S. R. Norsworthy and R. E. Crochiere, “Decimation and Interpolation for Δ∑ Conversion,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 406-446.