AD9857在DVB-T調制器系統中的應用

　　3.1 AD9857的配置

　　AD9857 提供了一個靈活的同步串行通信口, 從而為許多微控制器及處理器提供簡單的接口。該串口可與許多同步傳輸方式兼容, 其中包括Motorola 的6905/11 SPI協議及Intel的8051 SSR 協議。這個通信接口允許對配置AD9857的所有寄存器進行讀寫操作。

　　3.2 AD9857串口通信

　　AD9857串口的一個通信周期由兩個階段組成, 如圖3所示。第一階段是指令周期, 是對AD9857的指令字節的寫入。指令字節為AD9857的串口控制提供有關數據傳輸周期的信息, 數據傳輸周期就是整個通信周期的第二個階段。指令字節確定即將到來的數據傳輸是讀還是寫、數據傳輸的字節數以及傳輸的第一個字節的寄存器地址。每個通信周期的前8個SCLK上升沿用來寫AD9857 的指令字節, 其余SCLK上升沿是為了通訊周期的第二個階段, 即AD9857與系統控制器間的數據傳輸。

　　3.3 AD9857內部寄存器

　　AD9857內部寄存器地址為00h~19h，每個地址存8bit數據。從02h~19h共分為4組相同結構的寄存器，每一組6字節，其中存儲DDS的頻率控制字，可編程插值濾波器的插值倍數，輸出信號幅度的放大因子。00h和01h這兩個地址是公用的，包括對AD9857的工作模式、高低位優先、鎖相環倍頻數、串行口工作模式、自動節能、溢出控制處理和失鎖處理等運行方式的設置。用戶通過對這些寄存器的設置使AD9857工作在所需要的方式下。

　　4 系統實現及仿真

　　4.1 硬件結構

　　由于AD9857是一個可編程的D/A上變頻芯片，因此利用單片機和FPGA都可以實現對它的配置。本系統采用FPGA實現COFDM調制，因此用FPGA去配置AD9857的話，不僅可以節省電路板空間，而且還比較適于調試。

　　DVB-T調制器的硬件實現框圖如圖4所示，TS碼流進入FPGA后進行COFDM調制，調制后的數據送入AD9857進行中頻調制。AD9857配置成功后會產生一個PDCLK返回FPGA，可以使用該時鐘把經過信道編碼調制的I、Q兩路數據送入AD9857進行正交調制。

　　在設計PCB電路板時一定要注意AD9857的數字地和模擬地的劃分，這樣輸出信號的信噪比才會比較好，并且要用專門的地來包裹時鐘信號線使其免受干擾。

　　4.2 AD9857的配置

　　通過FPGA對AD9857的配置線的控制，可以很方便地實現對AD9857的配置。AD9857的配置原理如圖5所示，把要寫入AD9857內部寄存器的數據通過數據載入信號載入移位寄存器，然后再把這16bit數據串行輸出到AD9857的SDIO管腳，實現對AD9857的配置。

　　輸入到移位寄存器的16bit數據是根據實際需要提前計算好的，這16bit數據包括了8bit的AD9857內部寄存器的地址和要寫入該地址的8bit配置字。通過一個狀態機的工作機制，在其不同狀態，將要寫入AD9857內部寄存器的配置字送入移位寄存器。狀態機的工作過程如圖6所示。

　　由于本方案只用了AD9857內部的8個寄存器，因此狀態機只有8個狀態，如果需要用到更多的AD9857的內部寄存器，只需要增加狀態機的狀態即可。

　　4.3 波形仿真

　　圖7為用QUARTUS II軟件對AD9857配置線的波形仿真，從圖中可以很清楚地看到AD9857的各個配置線的工作情況。在配置AD9857之前，由RST信號將內部寄存器復位；SYNCIO信號標志配置的開始； /CS,SCLK,SDIO的控制時序與圖3的串口操作時序相同，這樣AD9857就可以工作在用戶需要的工作模式下了。

　　4.4 輸出信號頻譜

　　圖8所示是用頻譜分析儀采集到的AD9857輸出信號的頻譜。

　　經過測試，各模塊工作正常，滿足DVB-T調制器的設計要求；本系統硬件電路簡單，僅需要一個FPGA和一個AD9857即可完成DVB-T調制器的設計，并可通過更改FPGA的內部電路來實現各種調制器的設計。

　　參考文獻

　　1 AD9857 Data Sheet. Analog Device Inc. 2000

　　2 EN 300 744 V1.1.2. 1997

　　3 馬紅學.數字正交上變頻器AD9857.國外電子元器件, 2002;(8)

　　4 許林峰，黃 麗，朱維樂.AD9857在地面數字電視廣播中的應用.電視技術，2004;(11)