OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計(jì)(06-100)
——
作者：桂林電子科技大學(xué) 通信與信息工程系 李棟玉 歐陽寧
時間：2008-04-03
來源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
解調(diào)過程中Matlab的FFT結(jié)果同FPGA結(jié)果比較如表2所示。
本文引用地址：http://www.104case.com/article/81189.htm表2 FFT結(jié)果比較
從表2可以看出，FPGA的結(jié)果同Matlab的結(jié)果基本相同，只是FFT峰值有些不同。這也因?yàn)?a class="contentlabel" href="http://www.104case.com/news/listbylabel/label/FPGA">FPGA采用的是16bit定點(diǎn)算法，在程序中有很多舍位處理。但 FPGA的結(jié)果是將原小數(shù)信號變成整數(shù)后再進(jìn)行處理的，當(dāng)最后再轉(zhuǎn)換成小數(shù)后，結(jié)果將是一致的。
結(jié)語
OFDM信道調(diào)制解調(diào)的關(guān)鍵是一對離散傅里葉變換。程序可以由Verilog HDL模塊進(jìn)行設(shè)計(jì)，用相應(yīng)的模塊仿真程序TESTBENCH進(jìn)行功能仿真，經(jīng)過波形仿真和結(jié)果驗(yàn)證后，將程序下載到FPGA中實(shí)現(xiàn)。同時，Verilog HDL仿真結(jié)果與MATLAB中函數(shù)fft()以及ifft()的輸出結(jié)果進(jìn)行比較(采用的是浮點(diǎn)運(yùn)算)，得出圖形和數(shù)據(jù)的比較結(jié)果。
結(jié)果表明，用FPGA實(shí)現(xiàn)OFDM信道調(diào)制解調(diào)與MATLAB仿真結(jié)果基本一致，具有良好的性能和較高的效率。
評論