邊界掃描測試技術(04-100)

　　支持器件

　　對邊界掃描系統級測試能力的需求增加，促進開發各種支持器件，如3和4端口網關，掃描通路線路和多掃描端口。

　　根據設計結構要求，可得到封裝類型、大小和工作電壓不同的器件。一些供應商也提供象IP那樣的器件功能，可用CPLD、FPGA或ASIC器件嵌入IP。

　　這些器件的重要功能是提供從主邊界掃描總線到特定本地掃描鏈(LSL)的接入，這如同系統級器件協議選擇那樣。掃描鏈不是單獨選擇就是任意組合中的菊花鏈，這為測試分配提供了靈活性(見圖2)。

　　這對于支持閃存器件系統內編程而分配板設計是有用的。在這些環境下，在板上圍繞邊界掃描移位的向量數應該保持絕對最少，以使閃存編程周期時間最佳。

　　閃存編程

　　理想情況，對于閃存而言，具有對閃存地址、數據和控制信號網直接接入的邊界掃描器件可放置在單個LSC上。此LSC只在閃存編程相被選擇。換句話說，為執行板級內連測試選擇所有LSC或為執行功能邏輯組測試可選擇專門的LSC。在此，假設用外部邊界掃描控制器驅動測試圖形或向量，通過總體掃描鏈基礎結構到各個板。

　　一些嵌入式控制結構通常在IEE1149.1系統測試配置中實現，在嵌入式邊界掃描控制器件的控制下，這種結構將允許測試向量的時序，測試向量一般存儲在閃存中。

　　嵌入式控制器可按排在單系統主機板上或安排在系統環境中的多板上，它支持嵌入向量輸送方法。這最普通的是系統總線主機結構。

　　系統測試總線主機

　　在此，背板中的一個模件是系統主機，而其他模件變成從機(見圖3)。用于測試從模件或多板中執行測試的邊界掃描向量安排在系統主機板上的閃存中。