FPGA基軟件無線電(04-100)

　　FPGA IP核

　　在普通的FPGA 中，已經(jīng)增加了來自FPGA供應(yīng)商和其他第3方核開發(fā)商的IP核。這些核提供各種DSP功能。然而，這需要集成到實際的硬件中。把這些核集成到商用現(xiàn)成模塊中需要時間和硬件設(shè)計經(jīng)驗。ICS公司提供的FPGA核是完全測試和集成有高性能數(shù)據(jù)采集和變換器的商用現(xiàn)成模塊。這些模塊提供智能前端產(chǎn)品，因此，降低了系統(tǒng)設(shè)計和集成風(fēng)險。

　　寬帶數(shù)字下變頻器

　　寬帶數(shù)字下變頻器(DDC)是任何軟件無線電基系統(tǒng)的主要元件。DDC已基本上改變了通常的無線電設(shè)計。DDC能夠簡化RF前端設(shè)計，這包括LO和混頻器設(shè)計，這是在數(shù)字域執(zhí)行下變頻過程。數(shù)字混頻器后面的數(shù)字濾波器比傳統(tǒng)模擬濾波器能提供更佳整形濾波。這些濾波器通常是分樣，所以降低了輸出數(shù)據(jù)率。流行的專用DDC提供可調(diào)頻率。然而，它們通常應(yīng)用目標(biāo)是窄帶應(yīng)用。

　　隨著較寬帶寬需求的增加，系統(tǒng)設(shè)計人員正在力圖設(shè)計帶寬高達(dá)40MHz的寬帶系統(tǒng)。這包括雷達(dá)、GPS、遙測裝置、寬帶通信等。對于較寬帶寬，在FPGA中實現(xiàn)DDC需要在FPGA之后有ADC。典型的分樣DDC實現(xiàn)示于圖1。此2分樣DDC提供-0.2*FS~+0.2*FS的最大平頂帶寬(在100MHz ADC取樣)。用100MHz取樣時鐘，這說明40MHz平頂帶寬和每個信道200MBps數(shù)據(jù)率。DDC提供阻帶抑制超過70dB，為較寬帶寬配置的濾波器可提供2X或4X過取樣因數(shù)。