μPB1009K型GPS接收機射頻率前端電路

　　μPB1009K是NEC公司推出的一款單片式GPS接收機電路，該電路內部集成有完整的VCDO、第2級IF（中頻）濾波器、4 bit ADC、數字控制接口等電路。μPB1009K特點如下：

　　●具有雙變頻功能；

　　●具有多系統時鐘，通過片上分頻器（1/N=100,3/256,9/1024,65/4096）可選擇16.368MHz、16.384MHz、14.4MHz、19.2MHz或者26MHZ的TCX0頻率；

　　●電源電壓Vcc為2.7~3.3V;

　　●電流消耗Icc可低到26.0mA;

　　●采用QFN-44封裝；

　　●價格低，體積小。

　　μPB1009K主要應用在基準頻率為16.368MHz、第2 IF為4.092MHz的GPS接收機，以及基準頻率為14.4MHz、16.384MHz、19.2MHz,26MHz且第2級IF為2.556MHz的GPS接收機中。

　　1 μPB1009K的功能參數

　　它采用QEN-44封裝，各個引腳的功能如下：

　　●腳1(LNAout)：前置低噪聲放大器輸出；

　　●腳2（Rext）：接一個22kΩ的基準電阻器
到地；

　　●腳3(RegGND)：電壓調節器地；

　　●腳42(LNAVcc):前置低噪聲放大器電源；

　　●腳43（LNAGED）：前置低噪聲放大器地；

　　●腳44（LNAin）:前置低噪聲放大器輸入；

　　●腳4(1stMIXin):第1級混頻器輸入；

　　●腳5（1stMIXGED）:第1極混頻器地；

　　●腳40（1stMIXVcc）：第1極混頻器電源，使用時應連接一個旁路電容器到此端以減少高頻阻抗；

　　●腳41(1stIFout):第1極混頻器輸出，在該腳和腳37之間插入IFSAW濾波器可監控VCO振蕩信號；

　　●腳6，12（MS1，MS2）：這2條引腳可用于設置TCXO頻率，當MS1=L，MS2=L時，TCXO為16.368MHz或 16.384MHz；MS1=L，MS2=H時TCXO為19.2MHz；MS1=H，MS2=L時TCXO為14.4MH;MS=1H，MS2=H時 TCXO為26MHz；

　　●腳11（Cpout）:充電泵輸出，連接外接R和C到該腳，設置“轉儲系數”（dumping Facor）和自然角頻率(Isink= Isource="0".45mA);

　　●腳13(Fefin)：基準頻率輸入，設計時應連接一個外部基準頻率到這個引腳，如TXCO；

　　●腳14(PLLVcc)：PLL電源電壓，設計時應連接一個旁路電容器到該引腳以減少高頻阻抗；

　　●腳15(PLLGND):PLL地；

　　●腳16(CLKout):時鐘（fTCXO）輸出引腳端（IC測試引腳端）；

　　●腳7(LOVcc):VCO電源端，連接一個旁路電容器到這個引腳以減少高頻阻抗；

　　●腳8，9（VCO1，VCO2）：IC測試端。當μPB1009K安裝在電路板上時，該端開路；

　　●腳10(LOGED):VCO地；

　　●腳17（IFGND）：IF功能地；

　　●腳18(2ndIFout):IF放大器輸出；

　　●腳38(1stIFin):第2級IF混頻器輸入；

　　●腳39(IFVcc)：IF功能模塊電源電壓；

　　●腳19(2ndIFin)：ADC緩沖放大器輸入；

　　●腳20(ECOFFout)：直流微調運算放大器的輸出；

　　●腳21(DCOFFint)：直流微調運算放大器的直流微調脈沖輸入。該腳與20腳間連接一個電容器可將輸入脈沖信號轉換為直流；

　　●腳22(GNDana):運算放大器和ADC地；

　　●腳23(GNDbuf):運算放大器和ADC地；

　　●腳24(VDDana):運算放大器和ADC比較器電源；

　　●腳25(VDDbuf):ADC輸出驅動放大器電源，連在該腳接一個旁路電容器以減少高頻阻抗；

　　●腳26(GNDsub):CMOS基底接地端；

　　●腳27-30（D0-D3）：數字輸出端，LSB為D0，MSB為D3；

　　●腳31(SCKin):要樣時鐘信號輸入；

　　●腳32(AGCin):AGC控制脈沖信號輸入；

　　●腳33(AGCout):AGC控制信號輸出；

　　●腳34(VDDlongi):電源控制邏輯電路電源；

　　●腳35(GNDlingi):電源控制邏輯電路地；

　　●腳3，37（PD1，PD2）：用于設置電路的工作模式。PD1=L且LD2=L時為睡眠模式（所有電路關斷）；PD1=L且PD2=H時為 “熱”模式（PLL導通）；PD1=H且PD2=1時為校準模式（PLL+IF+ADC導通）；PD1=H且PH2=H時為有效模式（所有電路導通）。

　　2 μPB1009K的應電路

　　μPB1009K的內部結構和應用電路如圖1所示，由圖可見，該電路內部集成有前置放大器、第1級IF混頻器、第2級IF混頻器、PLL、完整的VCO、第2級IF（中頻）濾波器、4 bit ADC、數字控制接口等電路。

　　μPB1009K的工作模式可以利用PD1端和PD2端來進行控制，其TCXO頻率可以利用MS1端和MS2端來選擇。

　　圖2所示是D0-D3的數據輸出時序。在有效工作模式，采樣N數據一般會被延遲1.5個時鐘輸出，D0-D3數據在采樣時鐘的上升沿輸出，延遲時間是Tod。當工作模式從有效模式轉換到低功耗模式時，在低功耗模式工作前，輸出數據狀態將被保持。

　　圖3給出μPB1009K從低功耗模式轉換到有效工作模式時D0-D3的數據輸出時序。實際上，在低功耗模式控制信號被清除的7.5個時鐘內，D0-D3的數據輸出沒有定義。