UpZide與Tensilica公司合作進行VDSL2數據通路(Data-Path)設計

UnZide與Tensilica公司合作進行VDSL2數據通路(Data-Path)設計
——基于電話線的HDTV帶寬的解決方案
瑞典律勒歐市，美國加州Santa Clara2005年5月23日訊 —— UpZide Labs AB公司和Tensilica公司日前宣布雙方簽署了VDSL2數據通路(data-path)設計領域的開發協議。根據這個協議，UpZide將采用多個Tensilica的Xtensa LX處理器內核開發一個參考設計來實現VDSL2（第二代超高速數字用戶線）標準。這個標準還在發展，所以VDSL2數據通路(data-path)模塊有必要具備靈活性從而能夠適應未來任何可能的變化。通過使用高度可配置的Xtensa處理器內核而不是RTL（寄存器轉移級代碼）進行設計,以及運用擴展指令集來滿足VDSL2標準的數據密集型需求，UpZide可以為這個迅猛增長的市場提供快速、高效及可編程的解決方案。
VDSL2標準提供對稱的高達100Mbps的寬帶連接，足夠向廣大的聽眾或觀眾提供聲音、數據、視頻的“三重服務”（“triple Play”）應用軟件。這項技術被看作是通過標準電話線同時提供VoIP（網絡電話）、VoD（視頻點播）和HDTV（高清晰電視）的關鍵。
“正在發展的VDSL2標準對系統芯片(SoC)設計的需求非常矛盾，有的甚至可以說截然相反，”UpZide的CEO Mikael Isaksson博士說，“與目前存在的VDSL相比，VDSL2必須以低生產成本、高端口密度和低功耗提供范圍更寬的，帶寬更高的服務。在可編程的解決方案中，通過使用Tensilica的Xtensa處理器內核，我們不光可以提供與生俱來的靈活性，而且還能夠滿足以上挑戰性的要求。”
Isaksson博士補充說：“自1995年起，UpZide就為合作伙伴提供基于不同半導體技術（FPGA、ASIC和DSP）的VDSL平臺設計。Tensilica的Xtensa處理器內核是這種項目理想的選擇，因為它們可以針對這種專門的應用進行精確的優化，比起標準的控制處理器來說，它們速度更快，功耗更低。通過使用Xtensa處理器內核，UpZide能夠設計出面積和功耗都優化的基于處理器的解決方案，在這之前，這種解決方案只有通過硬編譯代碼的RTL設計方法才能得到。”
“VDSL2設計是一項挑戰，它需要基于處理器，以便今后能夠針對不同的標準和不同的客戶需求進行快速的修改，”Tensilica的市場副總裁Steve Roddy說，“這也是為什么Tensilica很高興支持UpZide的VDSL2設計。UpZide在VDSL領域廣博的專業技術將使他們在VDSL2市場處于有利的地位。”