65nm CPU制造工藝探秘

        隨著桌面處理器在沖擊4GHz的挑戰中敗下陣來，“頻率至上”的神話終于到了破滅的時候，曾被半導體產業奉為金科玉律的摩爾定律已進入“腦死亡”狀態。當時間進入2006年，半導體制造業將迎來更先進的65nm工藝，新工藝的出現能讓摩爾定律起死回生嗎？


        CPU制造工藝提升的利與弊
        1997年，Intel使用了0.25μm制造工藝和200mm直徑的晶圓來制造CPU，但依然采用了普通的鋁互連技術。到2001年，Intel全面推行0.13μm制造工藝，新工藝除了半導體線長和門長度明顯縮短以外，其他規格也比以前有了較大改變：連接邏輯電路層采用了銅金屬代替原來的鋁金屬（即銅互連）。同時，CPU晶圓的直徑也提升到了300mm。而2003年Intel使用的90nm工藝又有了新變化，除線長和門長度縮短以外，應變硅技術（Strained Silicon）被首次引入到晶體管中，以解決晶體管內部電流通路問題。為了解決制造工藝提升后半導體的漏電率增加問題，Intel擬在下一代的45nm工藝中使用High-K（高K電介質系數）材料，同時晶體管電極也將用金屬柵極（Metal）替換多晶硅。


        提高半導體的制造工藝不僅能生產出體積更小的芯片，還可以大幅度降低制造成本。因為就提升CPU性能而言，一般是通過加入更多的寄存器、執行單元或者更大的緩存、更多的內核來實現，而這些方法都必須耗費大量的晶體管。假如CPU制造工藝維持不變，那我們今天看到的Prescott處理器將會有一張CF卡大！其價格也很可能在幾十萬美元。


        制造工藝的進步還帶來另一個好處，那就是產品功耗下降了。由于現在的CPU都是由CMOS門電路所構成（CMOS門電路的功耗可以由公式P=CfV2計算得到），縮短芯片內部的導線長度和門長度所帶來的好處就是使驅動電流減小，而電流與功耗兩者之間存在正比關系，降低工作電流就間接地讓CMOS門電路的功耗得以降低。另一方面，由于門長度的縮減使得晶體管的體積相應減小，就90nm制造工藝轉換到65nm制造工藝而言，晶體管的電容C減小了20％。同樣根據功耗公式可以看出，千萬個甚至上億個晶體管整體功耗下降程度相當可觀！


        但是，CPU制造工藝的進步并不是完美的，它依然給人們帶來了不少困擾。比如，在從0.13μm工藝過渡到90nm時，人們發現CPU功耗不但沒有降低，反而有所增加。這主要是90nm產品的信號干擾和漏電率問題所致。為了保證90nm芯片內部信號的完整性，處理器必須使用更高的電壓和電流來維持其正常工作，這就導致了CPU功耗的增加。除信號干擾問題以外，90nm產品的漏電率問題也讓CPU制造商傷透腦筋。由于晶體管之間距離進一步縮短，現階段90nm工藝CPU的漏電率為30％，這意味著CPU在工作時有30％左右的電流轉換成了熱量而白白地浪費掉了！ 

65nm工藝帶來的新變化


        1.增強型應變硅技術（Enhanced Strained Silicon）


        制造工藝的進步往往需要材質的相應改進才可能成功。增強型應變硅技術正是一種與65nm相伴而生的材料改進技術。其實，在90nm的Prescott P4處理器中，Intel已經采用了第一代應變硅技術。


        對于半導體來說，應變硅技術的基本思想是減少晶體管源極與漏極之間的電阻，提高電子在晶體管內部的移動速度和流暢度，進而降低芯片的漏電率。應變硅技術的本質就在于使用了一種1.2nm厚度的氧化物來替代原來的高純度硅，這樣可以拉大晶體管電流通道內部原子間距離，使電流通過時的阻力減小，從而達到提高晶體管性能的目的。據Intel提供的資料顯示，使用增強型應變硅技術可以讓電流順暢度提升10％~15％！而且這項技術幾乎不會增加制造成本。


        2.相互相移掩模技術（Alternating Phase Shift Masks）


        增強型應變硅技術從材料學方面改善了65nm處理器的電氣特性，而相互相移掩模技術則從制造流程方面使65nm工藝更為成熟可靠。我們知道，光刻機是決定線長和門長度的關鍵，要通過縮短晶體管內部的距離來提升工藝，就必須對光刻機進行改進，使它能夠發出更短波長的激光進行蝕刻。而相互相移掩模技術正是為了提升光刻機的精度而生。




        通過相互相移掩模技術可以讓現有193nm波長的90nm工藝光刻機繼續用來滿足65nm工藝需要。而193nm波長的光刻機已經大范圍的使用在了90nm工藝生產線中，如果相互相移掩模技術能夠在實際中發揮出理論上的優勢，那么Intel有望節省大量的生產線升級資金，從而實現65nm工藝的低成本轉化。用戶也能以更低廉的價格享受65nm制造工藝所帶來的好處。


        3.低K電介質材料（Low-K Dielectric）


        我們知道，處理器內部邏輯電路層數越多，在晶體管數目不變的情況下，芯片的所占用的面積越小。為了讓芯片有著更高的集成度，Intel在Prescott處理器內部使用了7層銅互連技術，IBM的PowerPC970更是采用了9層銅互連技術。CPU內部各電路層需要相互通信，就必須有介質將它們連接起來，而連接材料的物理性能也將會影響CPU的性能表現。


        對于半導體來說，整個核心的遲延與連接邏輯電路層之間的金屬電阻大小和電容大小成正比關系，因此我們只要降低金屬電阻或者電容大小，就能顯著改善芯片延遲。更低的芯片延遲不僅意味著高速度，還能夠進一步減少漏電率。早在幾年前，芯片制造商們已經全面使用電阻更小的銅來取代鋁在芯片互連中的角色。而Intel的Low-K就是在這個基礎上使用CDO（Carbon-Doped Oxide，含碳氧化物）這種低K電介質材料來填充邏輯電路層間的空隙，以降低電容值。


        4.晶體管休眠技術（Sleep Transistors）


        盡管休眠技術已經廣泛的應用在各種CPU設計中，但是CPU能耗大戶SRAM（也就是L1/L2/L3 Cache）卻無法進入休眠狀態。在原有技術上，一旦SRAM進入休眠狀態， SRAM內部的數據就會丟失，隨之帶來的將會是系統崩潰。在Dothan處理器中，Intel首次提出了讓SRAM也休眠的辦法。而在新一代的65nm處理器中，這樣的休眠技術將會被全面引入，并且將進行全新的改良。


        對于以往的休眠技術來說，SRAM要么就全部休眠，要么就全部工作——不管SRAM是否存儲數據。而晶體管休眠技術是將SRAM劃分為更小的區間，并引入專門的控制休眠狀態邏輯，這些邏輯將會自動判斷處理器需要使用哪些部分的SRAM，然后根據需要激活目標SRAM區塊。此時其他不需要工作的區塊將會被切斷電流，以降低功耗。隨著CPU緩存不斷增大，這樣的設計能夠明顯降低CPU能耗，同時不會對性能造成什么影響。 

  AMD和Intel的65nm戰略

        相對大步前進的Intel，AMD由于缺乏相關的技術積累，便選擇了與IBM聯手開發65nm工藝的產品，這次合作使AMD獲得了Embedded Silicon Germanium（硅鍺嵌入）和Stress Memorization（強制記憶）等技術的使用許可權（這兩項技術都能明顯改善電子轉移及漏電現象）。AMD表示他們的65nm工藝CPU比90nm產品將會有40％的功耗下降。不過AMD要到2006年第三季度才會在新產品中導入65nm工藝。

        就在AMD的65nm工藝猶抱琵琶半遮面時，Intel的65nm軍團卻已經準備就緒。2006年1月，采用65nm工藝的移動處理器Yonah（有消息稱該處理器將命名為Core）將會席卷整個移動計算市場。而在2005年底，基于65nm工藝的單核心P4（內核代號Cedar Mill）已經交由各大廠商進行測試。新的Cedar Mill P4不僅有更高的性能，而且功耗方面也有明顯降低。

        2006年第一季度，Intel還將推出基于65nm工藝的頂級桌面處理器——代號為Presler的Pentium XE 955。這款CPU主頻為3.46GHz，擁有2個內核，同時L2 Cache總容量也將達到空前的4MB。作為Pentium eXtreme Edition家族的新貴，Pentium XE 955還支持EM64T、VT（虛擬機技術）、HT（超線程）等在內的所有主流CPU技術。

        結  語

        芯片制造工藝在過去的十多年內獲得了爆炸性的發展，隨著向晶體管物理極限的逼近，進一步提升制造工藝的難度也明顯增加了。事實上，要實現在硅片上做出比病毒還小的（一個病毒直徑在100nm左右）晶體管，其背后所包含的智慧和努力可想而知，而65nm僅僅是個開端。