一種基于高速超微型單片機的CCD驅動電路設計

CCD作為一種光電轉換器件，由于其具有精度高、分辨率好、性能穩定等特點，目前廣泛應用于圖像傳感和非接觸式測量領域。在CCD應用技術中，最關鍵的兩個問題是CCD驅動時序的產生和CCD輸出信號的處理。對于CCD輸出信號，可以根據CCD像素頻率和輸出信號幅值來選擇合適的片外或片內模數轉換器；而對于CCD驅動時序，則有幾類常用的產生方法。

1 常用的CCD驅動時序產生方法

CCD廠家眾多，型號各異，其驅動時序的產生方法也多種多樣，一般有以下4種：

(1)數字電路驅動方法

這種方法是利用數字門電路及時序電路直接構建驅動時序電路，其核心是一個時鐘發生器和幾路時鐘分頻器，各分頻器對同一時鐘進行分頻以產生所需的各路脈沖。該方法的特點是可以獲得穩定的高速驅動脈沖，但邏輯設計和調試比較復雜，所用集成芯片較多，無法在線調整驅動頻率。

(2)EPROM驅動方法

這種驅動電路一般在EPROM中事先存放所有的CCD時序信號數據，并由計數電路產生EPROM的地址使之輸出相應的驅動時序。該方法結構相對簡單、運行可靠，但仍需地址產生硬件電路，所需EPR0M容量較大，同樣也無法在

(3)微處理器驅動方法

這種方法利用單片機或DSP通過程序直接在I/O口上輸出所需的各路驅動脈沖，硬件簡單、調試方便、可在線調整驅動頻率。但由于是依靠程序來產生時序，如果程序設計不合理，會造成時序不均勻；而且往往會造成微處理器資源浪費；通常驅動頻率不高，除非采用高速微處理器。

(4)可編程邏輯器件驅動方法

這種設計方法就是利用CPLD、FPGA等可編程邏輯器件來產生時序驅動信號，硬件簡單、調試方便、可靠性好，而且可以得到較高的驅動頻率。同樣也可在線調整驅動頻率。電路設計完成以后，如果想更改驅動時序，只需將器件內部邏輯重新編程即可。

以上4類方法中目前常用的是微處理器驅動方法(通常又稱為“軟件驅動”法)和可編程邏輯器件驅動方法(又稱“硬件驅動”法)。由于在CCD應用系統中，一般都要用到微處理器，所以若采用“軟件驅動”法，則無需增加硬件，在電路結構上最為簡單，系統成本也最低，因此，只要能克服其驅動頻率低、資源浪費多、時序不均勻等缺點，無疑是一種理想的驅動方法。本文結合Toshiba公司的TCDl206線陣CCD，介紹如何利用C8051F300來產生其要求的驅動時序。

2 硬件設計

如圖1所示，虛線框內的電路構成CCD驅動處理板。安裝在CCD相機內部。系統處理器采用美國Silabs公司推出的超微型高速8位單片機C8051F300，CCD采用Toshiba公司的高靈敏度線陣CCD圖像傳感器芯片TCDl206，雙電壓供電的總線驅動器LVC4245解決了單片機(3.3V)和CCD(5V)二者之間的電平匹配。CCD驅動脈沖由C8051F300提供，其像素輸出電壓經高速運放AD8031處理，由U0引腳引到外部，同時向外部提供像素同步信號PS和行同步信號FS(由PO．6、P0．7經LVT245總線驅動器所得)。

U0、PS、FS這3個信號供外部處理器采集CCD像元輸出。另外，有時可能要在線調整CCD的某些參數(如驅動頻率、積分時間等)，為此設置了RS232串口與外部處理器進行通信。

2．1 TCD1206

TCD1206是Toshiba公司生產的高靈敏度二相雙溝道線陣CCD圖像傳感器芯片，2160個有效像素點，像素頻率為0_3～2MHz(本系統為1．MHz)，其驅動時序波形如圖2所示。

圖2中：φl、φ2為像素脈沖，兩者互為反相，RS為復位脈沖．SH為光積分脈沖，OS為像元輸出，DOS為像元補償輸出。當SH為低電平時，在φ1、φ2交變后，OS輸出像元電壓信號，隨后發RS脈沖，以便去掉信號輸出緩沖中的殘余電荷，為下一點像素電壓輸出做準備。各脈沖具體時序關系可參見參考文獻。

2．2 C8051F300

C8051F系列單片機其CPU內核采用流水線結構，機器周期由標準8051的12個系統時鐘周期降為1個系統時鐘周期，使其執行速度在相同晶振下是標準8051的12倍，處理能力大大提高，大部分C8051F單片機的峰值處理速度是25M1PS，而C8051F12X、13X系列的峰值處理速度則達到了100MIPS。C8051F系列單片機功能齊全，性能優異，其整體性能超過很多目前的16位單片機，甚至在一些低端應用中可取代低速的16位DSP器件，目前在儀器儀表、工業控制、嵌入式產品等領域日益得到廣泛應用。

C8051F300是C8051F系列中的超微型高速混合系統級單片機，是目前世界上最小封裝的8位單片機，11個引腳，封裝在面積為3ram