IC：摩爾定律驅動下集成度和復雜度加速提高
加入技術交流群
面向SoC的設計方法將成主流
由于電子整機系統不斷向輕、薄、小的方向發展，集成電路功能也由單一向復雜轉變，并且向系統集成發展的方向已經明確。目前，SoC電路已經能在單一硅芯片上實現信號采集、轉換、存儲、處理和輸入/輸出等功能。由此可見，將數字電路、存儲器、CPU、DSP、射頻電路、模擬電路、傳感器甚至微機電系統(MEMS)等集成在單一芯片上，實現一個完整系統功能的SoC設計將成為未來集成電路設計的主流。未來SoC芯片的設計將以IP復用為基礎，把已優化的子系統甚至系統級模塊納入到新的系統設計之中。
SoC設計技術包括總線架構技術、基于SoC的IP核復用技術、軟硬件協同設計技術、SoC驗證技術、可測性設計技術和低功耗設計技術等。
另外，面向SoC之后的網絡級芯片(NoC)的設計思想亦將進入集成電路設計領域。
設計線寬不斷降低，芯片集成度不斷增加
據專家分析，今后5～10年內，集成電路技術仍將遵循摩爾定律發展，而集成電路設計則是體現這一定律至關重要的一個環節。
目前，主流集成電路設計已經達到0.18μm～0.13μm，高端設計已經進入90nm，芯片集成度達到108～109數量級。根據2003年ITRS(International Technology Roadmap for SemIConductor)公布的預測結果，2007年將實現特征尺寸65nm，2010年將實現45nm，2013年將實現32nm，2016年將實現22nm量產。產品制造的實現是以設計為基礎，相應的設計手段同期將達到這一水平。
EDA工具廣泛應用，設計可行性與可靠性提高
隨著集成電路設計在規模、速度和功能方面的提高，EDA業界一直在努力尋找新的設計方法。未來5～10年，伴隨著軟硬件協同設計技術、可測性設計技術、納米級電路設計技術、嵌入式IP核設計技術、特殊電路的工藝兼容技術等新方法出現在EDA工具中，EDA工具將得到更廣泛的應用。EDA工具為集成電路的短周期快速投產提供了保障，使全自動化設計成為可能，同時設計的可行性和可靠性也可得到不斷提高。先進的EDA工具將成為集成電路設計必不可少的技術手段。
IP復用技術不斷完善
IP復用技術經過30余年的發展，目前已成為集成電路設計領域中至關重要的一種技術。利用IP復用技術可以節省設計人員的時間，充分實現技術繼承性。未來5～10年，絕大部分集成電路產品均將采用IP復用技術，IP復用機制將完善并普及，從而形成龐大的產業。IP復用技術在集成電路設計領域將會占有舉足輕重的地位。
可編程邏輯器件將大規模應用
可編程邏輯器件(PLD)，尤其是現場可編程門陣列(FPGA)是近幾年集成電路中發展最快的產品。由于其性能的高速發展以及設計人員自身能力的提高，PLD將在未來5～10年內發揮更廣泛的作用，同時，它們還會促使復雜的專用芯片面向高端和更復雜的應用。由于PLD的應用，集成電路的設計流程將更簡化，設計周期將會不斷縮短，同時設計成本和制造成本將進一步降低。
集成電路設計與整機系統結合將更加緊密
未來5～10年，集成電路設計將圍繞應用展開，64位甚至128位通用CPU以及相關產品群的開發、3C多功能融合的移動終端芯片組開發、網絡通信產品開發、數字信息產品開發、平面顯示器配套集成電路開發等都將成為集成電路設計所面向的主體。
封裝技術：
封裝與組裝走向融合
多種封裝方式共存，主流封裝方式將轉變
現今的新型封裝方式將演變成主流封裝方式，未來5～10年內以BGA/PGA等方式封裝的集成電路產品不會消失，而芯片級封裝(CSP)、晶片級封裝(WLP)、多芯片/三維立體封裝(MCP/3D)等將成為主流封裝方式，更先進的封裝方式如系統級封裝(SIP)等將會進入實用化。
多管腳、高可靠性電路封裝方式將產生
隨著諸如CPU、SoC等高端電路產品的高度發展，集成電路輸入輸出管腳數目將急劇增加，運行頻率的增加對信號時間延遲的要求將更為苛刻。為適應這類產品的需求，新型的封裝方式將誕生，新型的封裝方式的封裝管腳數目將達到數千只水平，信號延遲再度降低、散熱性能增強、抗惡劣環境等性能再度提高。此類新型封裝方式適用于最高端的集成電路產品，代表著最高水平的封裝技術，但因成本等因素還不能成為主流。
芯片表面貼裝成為實用技術
隨著系統集成和新技術的發展，集成電路芯片將開始不再通過封裝過程而直接裝配在電路基板上，倒裝芯片(FCIP)技術將是最早實現這一形式的實用技術，其他新型的表面貼裝封裝方式將會誕生，但仍不會大規模進入主流封裝領域。各種新型封裝技術促使集成電路封裝工序與整機/模塊裝配工藝的前端工序漸漸融合，這種變化使傳統的封裝與組裝的界線和區別消失，涵蓋封裝和組裝的新興領域將會誕生。
芯片制造技術：納米級加工技術向縱深發展
晶片直徑繼續增大
目前，世界主流生產線采用的晶片直徑正在從200mm(8英寸)向300mm(12英寸)過渡，下一步將開始向400mm(16英寸)發展，預計實用化的400mm晶片將在2007～2010年間問世，屆時晶片的大型化將顯著提高生產效率和成品率。雖然增大晶片直徑會帶來巨額投資，但在未來5～10年內，這仍將是集成電路芯片制造領域內一個明顯的發展趨勢。
特征尺寸持續縮小
2004年，集成電路的特征尺寸開始正式進入納米階段，90nm線寬的集成電路被大規模應用在CPU、DSP等復雜集成電路中。根據預測，2007年將實現65nm，2010年將實現45nm，2013年將實現32nm，2016年將實現22nm量產。
納米級光刻工藝將廣泛使用
未來5年，集成電路芯片制造技術將全面進入納米階段，如何研發與生產工藝相匹配的光刻技術將成為主要問題。雖然當前浸潤式光刻技術已經在90nm～6
銅互連工藝將繼續拓展并得到廣泛使用
目前銅互連技術已被眾多的生產廠家應用于高端電路產品的加工生產中，而且由原來的6～7層互連發展到現今的9～10層互連。圍繞著銅互連技術產生了一系列集成電路芯片制造工藝的改進，而且相應的技術改進目前仍在進行當中。在未來5～10年內，銅互連技術本身以及相關技術將繼續拓展并趨于成熟和完善，最終完全替代鋁互連技術成為主流技術。
新型器件結構的產生將帶動新工藝誕生
隨著器件特征尺寸的持續縮小，未來5～10年內，集成電路的發展將遇到材料復雜性和系統復雜性大幅度提高所帶來的阻礙。因此，諸如雙柵器件/垂直器件、單電子存儲器和相變存儲器等將是滿足65nm以下器件生產的必要條件。另外，對于45nm以下的器件生產，需要探索更具革新性的器件結構。隨著新型器件結構的產生，相關的加工技術將發生本質性的變化，新的加工工藝亦將誕生。
測試技術：高檔測試系統不斷成熟
芯片可測性設計技術進一步完善，測試環節分散化
隨著集成電路產品生命周期越來越短，產品的上市時間周期要求更加苛刻，新的設計和制造技術的引入速度加快，現有的以內建測試單元為代表的可測性設計技術將實現本質性變化。這些變化主要表現為電路中測試環節數目將增加，電路測試將體現在電路制造的每一環節之中，從設計、生產直至封裝，每一個環節均與測試密不可分，分散化的測試將變得更加簡捷。
高檔測試系統將實現對大規模、高速電路的并行測試
為滿足高速、高密度、SoC、ASIC等新型芯片的測試要求，測試系統的制造工藝、設備結構、部件性能均得到提高。新技術、新器件的使用，提高了測試系統的速度和性能，測試系統將實現高速、高密度、高通用性，可以完成對大規模、高速電路的并行多器件快速并行測試。但是，這類設備將是價格昂貴、體積龐大的大型設備。
測試設備所占比重加大，集成電路測試成為獨立領域
由于集成電路的測試在生產過程中的比重增加，生產過程中測試設備的采用數量亦將大幅度增加，加之生產過程完成之后，仍需對產品進行成測，測試系統在集成電路專用設備中所占的比重加大。這將給電路生產商帶來成本上的負擔，同時也為測試與芯片制造、封裝分離，向獨立的方向發展提供了空間。
當今，集成電路封裝測試已經開始向各自獨立、自成領域的方向發展，在未來5～10年內，集成電路測試將徹底完成這一過程，集成電路生產過程將徹底細分為“電路設計、芯片制造、電路封裝、電路測試”四大領域。
評論