基于DSP+FPGA的高速數(shù)字信號處理平臺

2004年10月B版

摘　要:本文介紹了一種高速數(shù)字信號處理平臺的實現(xiàn)方案，主要是基于FPGA+DSP的結構來實現(xiàn)高速數(shù)字信號處理。該方案采用先進的FPGA和DSP芯片，借鑒了軟件無線電的思想，通過DSP芯片對FPGA芯片的動態(tài)配置來實現(xiàn)具有通用性、可擴充性的硬件平臺，并對其硬件結構和軟件工作流程進行了闡述。
關鍵詞: 軟件無線電；動態(tài)配置；FPGA；DSP
引言
隨著科學技術的快速發(fā)展，人們對信息的需求越來越大，對信息的處理速度也越來越快。信號處理理論與技術的飛速發(fā)展直接導致A/D、D/A、FPGA及DSP等電子集成產(chǎn)品的高速發(fā)展與更新，使許多復雜、高速的信號處理運算的實現(xiàn)成為可能。數(shù)字信號處理技術已在通信、信息、電子、自動控制、航天及軍事等領域中得到廣泛應用。
以現(xiàn)代通信理論為基礎，以數(shù)字信號處理為核心的軟件無線電技術是近幾年通信與電子領域最引人注目的話題。軟件無線電技術突破了以功能單一、可擴充性差的硬件為核心的設計局限性，強調以開放性、擴充性和軟件編程硬件為通用平臺，利用系統(tǒng)可升級、可重復配置來實現(xiàn)多功能的設計。動態(tài)配置技術為同一硬件平臺上實現(xiàn)不同的功能需求、不同的工作模式提供了可能。
本文介紹一種高速數(shù)字信號處理平臺的實現(xiàn)方案，該方案借鑒了軟件無線電的思想，通過FPGA和DSP芯片來構造一個具有通用性、可擴充性、靈活的多功能高速數(shù)字信號處理平臺。該平臺通過動態(tài)配置可以進行多模式工作,能夠應用在無線接收、衛(wèi)星接收、圖象處理和信號分析等多個領域。

總體硬件框架
圖1為本文要介紹的高速數(shù)字信號處理平臺的硬件框圖，主要包括五個功能塊：高速A/D及D/A變換、超大規(guī)模FPGA芯片、高速DSP芯片、程序與數(shù)據(jù)存儲器、FPGA完成的接口模塊。其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心，用來完成高速數(shù)字信號處理算法。下面就如圖所示的各部分作介紹。

高速A/D及D/A變換
高速的數(shù)字信號處理需要A/D器件具有較高的采樣速率和工作帶寬，同時為適應復雜的電磁環(huán)境和特殊的系統(tǒng)要求，器件還應具有較大的信噪比動態(tài)范圍。這就要求A/D器件同時具有高的采樣速率和大的比特分辨數(shù)，因為這兩項性能指標直接影響輸出信號的信噪比動態(tài)范圍，三者的關系如下式：

式中：SNR為輸出信號的信噪比；B為比特分辨數(shù)，即A/D的轉換位數(shù)；為采樣速率；輸入模擬信號的最高頻率。本文介紹的高速數(shù)字信號處理平臺的A/D轉換器采用AD9235芯片，轉換位數(shù)為12比特，采樣率最高可達65MSPS；D/A轉換器采用AD9765芯片，輸入數(shù)據(jù)率可達125MSPS，轉換位數(shù)為12比特。

高速DSP芯片
本文設計的高速數(shù)字信號處理平臺中采用的DSP芯片為——TI公司的TMS320C6203B芯片，由于TMS320C6000系列芯片的開發(fā)環(huán)境比較完善，特別是C語言的編譯可以達到很高效率，因此對縮短軟件開發(fā)周期很有利；同時TMS320C6000系列芯片速度高，可以應付復雜的數(shù)字信號處理技術。TMS320C6203B芯片的核電壓為1.5V，采用的I/O電壓為3.3V，需要雙電壓供電。設計中采用的供電芯片為TI公司的TPS70348芯片，該芯片5V輸入，1.5V和3.3V雙電壓輸出，專為DSP和FPGA等需求設計。供電的示意圖如圖2所示。

超大規(guī)模FPGA芯片
本文設計高速數(shù)字信號處理平臺的FPGA芯片均采用ALTERA公司APEX系列。其中用于完成數(shù)字信號處理算法的芯片為EP20K400E，由它完成DSP芯片前端高速、復雜的數(shù)字信號處理。ALTERA公司的EP20KE系列芯片核電壓為1.8V，采用的I/O電壓為3.3V，也需要雙電壓供電。設計中采用的供電芯片為TI公司的TPS70351芯片，該芯片5V輸入，1.8V和3.3V雙電壓輸出，專為DSP和FPGA等需求設計。供電的示意圖與圖2相似，只是核電壓不同。由超大規(guī)模FPGA芯片和高速的DSP芯片組成系統(tǒng)的核心，是為了發(fā)揮兩者的優(yōu)勢。FPGA芯片與DSP芯片相比，由于其結構上的優(yōu)勢，F(xiàn)PGA芯片更適合完成并行處理、重復性強、速度要求高的數(shù)字信號處理運算；而DSP芯片更適合完成串行順序處理。兩者比較如表1所示。

接口FPGA及FLASH模塊
接口FPGA芯片采用EP20K100E，由它完成高速數(shù)字信號處理平臺與計算機或其它主控設備的連接。該芯片的核電壓為1.8V，采用的I/O電壓為3.3V，采用的供電芯片也為TI公司的TPS70351芯片。
程序與數(shù)據(jù)存儲器FLASH采用Intel公司的E28F320，其存儲容量為32Mbit。由DSP的供電芯片TPS70348為其一起供電，TPS70348芯片的復位信號/RESET為FLASH和DSP的共同復位信號。

動態(tài)配置技術
由DSP+FPGA芯片及總線的結構組成高速數(shù)字信號處理平臺，可以充分發(fā)揮軟件的重要作用。該平臺可以通過DSP的控制，發(fā)揮FPGA芯片的動態(tài)配置技術，實現(xiàn)了硬件資源動態(tài)分配。在同一個硬件平臺上，通過動態(tài)地調用不同的軟件程序，來實現(xiàn)多功能、多模式工作。由于采用了動態(tài)配置技術，該平臺還具有一定的開放性和可擴展性，可以很好地滿足設計的完善、功能的擴充及程序的更改。

系統(tǒng)的軟件設計流程
本文設計的平臺通過動態(tài)配置可以進行多模式工作,能夠應用在無線接收、衛(wèi)星接收、圖像處理和信號分析等多個領域。進行多模式工作時，受計算機或主控設備的控制，由接口完成命令的傳輸，DSP芯片完成命令的執(zhí)行。加電復位后，DSP和FLASH芯片完成初始化，DSP通過初始程序對FPGA芯片進行配置，系統(tǒng)開始進行數(shù)據(jù)的收發(fā)，并送往計算機或主控設備。當計算機或主控設備需要更改工作模式時，將變換工作模式的命令送DSP芯片，DSP芯片接收到該命令后，通過預置在FLASH的程序對FPGA芯片進行重新配置，并轉換工作模式，系統(tǒng)重新開始數(shù)據(jù)的收發(fā)。其軟件流程如圖3所示。

結語
本文介紹一種高速數(shù)字信號處理平臺的實現(xiàn)方案，借鑒了軟件無線電技術，通過FPGA和DSP芯片來構造一個具有通用、可擴充、靈活的多功能高速數(shù)字信號處理平臺。該平臺可以在軟定義無線電結構、圖象處理和信號分析等多個領域進行應用。■

參考文獻：
1.David B.‘Performance of an IF Sampling ADC in Receiver Applications. International IC -China-Conference Proceedings’,2001.
2.Cummings M, Haruyama.‘FPGA in the software radio’，‘IEEE Communications Magazine’, 1999,37(2)
3.楊小牛等. ‘軟件無線電原理與應用’，北京,電子工業(yè)出版社，2001.
4.徐以濤，沈良，王金龍.‘FPGA技術在軟件無線電中的應用’，電信科學，2001,17(11).
5.張雄偉，曹鐵勇.‘DSP芯片的原理與開發(fā)應用’，北京,電子工業(yè)出版社，2000.