實時調試與驗證解決FPGA開發的關鍵瓶

　　在嵌入式系統設計中的各種硬件核心中，隨著FPGA門數的增多和速度的加快，EDA開發工具越來越高效，更具便利性和靈活性的FPGA無疑是當前系統設計中的熱門選擇。而隨著FPGA設計的完善程度和復雜程度不斷增長，產品開發周期的限制，調試驗證的重要性愈發突出。對此熱點話題，筆者特別采訪了泰克邏輯分析儀市場策略經理Mike Juliana先生，請他就FPGA的設計和驗證做出專門闡述。

　　FPGA開發流程包括設計階段和調試階段，設計階段的任務是設計錄入、設計實施、仿真，調試和驗證階段的任務是在線驗證檢驗設計，校正發現的任何漏洞。在設計階段，仿真調試能夠縮短調試時間，發現和排除顯而易見的錯誤，但是仿真很難對真實世界的數據進行校驗，很難仿真定時錯誤和異步事件。在調試階段時，需要由測試工程師在真實的FPGA運行中測試，仿真層不能夠覆蓋的部分則用測試來實現。

　　對于當前復雜的FPGA開發階段，Mike Juliana先生認為，仿真實際應該是設計的第一步驟，而調試是必須進行的第二步驟，不能只通過仿真來完成設計和調試。仿真只能覆蓋低速、門數較少的FPGA，而高速、復雜的設計中，調試是必須進行的開發階段。

　　過去，設計人員有兩種FPGA調試方法，內嵌式調試方法和外部邏輯分析儀調試。內嵌式邏輯分析儀，采用FPGA的片內資源進行編制邏輯分析功能，FPGA廠家提供了很多內嵌的調試方法和軟件工具，如Altera的SignalTap II，Xilinx的ChipScope TM ILA，以及Actel的CLAM 。但FPGA片內資源有限，并且內嵌式調試僅僅支持狀態分析方式，不能進行實時調試。外部邏輯分析儀，FPGA可以將信號通過引腳的方式引出，用邏輯分析儀采集和分析信號。但需要占用許多的FPGA引腳，如果要改變FPGA的內部必須重新編譯。

　　并且隨著設計尺寸和復雜程度不斷提高，內部節點與外部管腳的矛盾成為FPGA內部信號訪問的最大障礙。對此，測試測量行業的兩大巨頭泰克與安捷倫都選擇使用了JTAG口通過自動方式映射內部節點，加速工程師FPGA調試過程，減少在發現問題時返回設計階段的步驟和時間。

　　泰克FPGAView解決方案綜合了兩種傳統的調試方式，借助調試軟件，創建和插入測試代碼，利用工程師所設計的測試核，把FPGA針腳映射到邏輯分析儀，自動更新節點與管腳的對應關系。FPGAView可以即時移動探點，而不需重新匯編設計。同時它能夠把內部FPGA信號活動與電路板級信號關聯起來，在滿足時間表方面起到事半功倍的作用。對于Altera的FPGA產品，可直接利用其自帶的測試核 Quartus V5.15W，而Xilinx產品可以借助FS2 TestCore進行調試。目前泰克邏輯分析儀可達到1.25Ga/s采樣速率，完全支持市場中200-300M中高速度的FPGA調試。

　　此外，Mike Juliana先生建議，對于FPGA的調試工作，除了需要選擇合適的調試工具之外，還需要注意另外兩點，首先要做好仿真階段，其次要制定完整的調試戰略。工程師需要在設計階段就考慮哪些信號需要測試，在設計時制定好調試戰略，根據戰略來選擇調試方案。實際上，這個問題經常被設計工程師所忽視，導致加重測試階段的時間和復雜度。在制定調試戰略時，需要觀察兩部分，包括狀態機及各個狀態機之間的關系，總線內部以及之間的關系，從而發現典型性的問題和潛在性的問題。

　　對于未來FPGA的發展趨勢，Mike Juliana先生認為FPGA將會變得更加復雜，很多功能都在片上來實現，SOC將成為未來的主要設計方向。此外，更多的FPGA中將會內嵌處理器和控制器。而對此泰克的很多方案諸如模塊化結構和硬件的增值服務，可以使不同領域的儀器結合在一起，觀測數字世界。