新聞中心

        EEPW首頁 > 設計應用 > 級聯型PLL時鐘處理器對系統定時影響最小

        級聯型PLL時鐘處理器對系統定時影響最小

        作者:■ 賽普拉斯半導體公司 Craig McKelvey 時間:2004-10-18 來源:電子設計應用2004年第9期 收藏

        電子設計應用2004年第9期

        本文引用地址:http://www.104case.com/article/3510.htm

        伴隨著通信市場的飛速發展,用于時鐘分配的復雜樹狀結構得到了廣泛的運用。為了給許多被時鐘分配及其他設計用來傳送數據(通過眾多具有數字時域精度的不同功能設計組合單元)的節點饋送信號,時鐘樹是必需的。由于需要采用大量的時鐘來對系統中的多個節點進行定時,因此,在嚴格且非常精確和受限的窗口時間內生成這些定時時鐘也就成了當務之急。
        目前,這些窗口是以皮秒為單位來測量的。隨著必須對其饋送信號的節點數量的增加以及必須將時鐘放入其中的定時窗口的迅速減少,設計師必須了解用于完成這些時鐘信號的生成、倍頻和傳輸的器件的特性。當今的許多時鐘信號發生和傳輸產品都包含了PLL,因而使得定時系統的復雜程度進一步增加。這些PLL使設計師能夠對滯后或超前的時鐘進行重新定時、消除了長距離時鐘信號傳輸過程中發生的傳播延遲、并能夠生成相位鎖定于一個基準時鐘且頻率各不相同的時鐘信號。
        在利用PLL獲得這些時鐘控制能力的同時,也帶來了PLL可靠性的劣化。要對所有基于PLL的時鐘處理元件所產生的信號質量惡化有所了解并提供一定的容限。由PLL加至它所處理的時鐘信號上的噪聲不能被完全消除,這種噪聲常常是被容許的,而且,可對位于時鐘樹中的那些內含PLL的元件進行配置控制,以使它們所產生的噪聲得到控制且總時鐘樹性能遠遠高于可接受的最小值。
        PLL對由其傳遞或生成的時鐘信號所施加的噪聲累積即為抖動。在電學術語里,抖動指一個規定的時鐘點(通常是一個指定電壓條件下的脈沖上升或下降沿)相對于其絕對期望點的時間偏差。這種抖動傳統上一直被分為兩大類。第一類為短期抖動,它是根據時點在相鄰時鐘周期里相對于其理想位置所產生的位移來測量的。用于該參數的常用術語是周期至周期抖動。

        圖1  鎖相環(PLL)

        圖2  零延遲緩沖器的典型抖動轉移函數曲線


        另一類抖動是在一段較長的時間里測量的。用于此類抖動的一種術語是長期抖動。而使用頻率和準確性都更高的術語則是長期周期抖動。在該領域,必須規定一個時間長度(以周期或秒為單位),用于對事件的采樣周期進行限制以產生測定值。如果對采樣周期未加限制,則事件有可能在一個不確定的位置上漂移,因此,必須設定并說明對事件的發生率進行測量的測量周期,以便更加精確地規定測量的具體方法。對于一個特定的應用,通常與脈沖邊沿在某一特定周期之內所必須具有的穩定性有關。
        在建立具有合理數值的時鐘樹的過程中都不可避免地需要把基于PLL的時鐘處理元件串聯。在這種場合,需要了解每個元件所引發的抖動之間的相互影響,而且,更為重要的是應弄清時鐘樹所生成的全部最終分量時鐘的抖動內容。本文將從原理和功能角度進行全面論述。
        當工程師準備采用包括多個串聯PLL時鐘處理元件的設計方案時,他們常常面臨兩個信息源。第一個信息源是RF設計師所擁有的傳統知識。雖然有關基于RF PLL設計的介紹很多,但它們往往涉及的是那些將兩個基于PLL的信號進行混合以生成一個和數時鐘或差分時鐘的電路。而且,它們一般也不像數字設計那樣具有皮秒級的定時限制。在數字時鐘領域擁有眾多的可用理論信息,但是,設計師所需的卻是一些經驗信息或證據,用以把該應用難題轉化為一個清晰明了并具有預見性的觀點,即明確設計目標以及應該把設計時間和資源集中在哪些方面,從而實現一款健全的設計方案。
        本文將對一個采用5個串聯PLL的特殊而又典型的實驗所獲得的性能加以研究。雖然我們并不建議您采用5個PLL器件串聯配置的設計方案,但這里特意采用該方案來把設計師所關心的種種不良影響著力體現出來。
        在研究基于PLL的時鐘處理元件時,首先需要了解的一點就是它們對必須通過其進行傳遞的時鐘信號所起的作用。圖1示出了一個典型的ZDB(零延遲緩沖器)元件及其各組成部分。
        對電性能而言最為重要的是由相位檢波器、誤差放大器、電荷泵以及環路濾波器所構成的串聯元件組。對于一個輸入基準時鐘信號,這些元件起一個二階低通濾波器的作用。圖2示出了抖動和頻率轉移函數以及在本例中所使用器件的帶寬響應。
        這是一幅輸入-輸出轉移函數曲線圖。它指示了至元件的任何輸入頻率的增益(和損耗)。請注意,輸入頻率(既可以是頻率本身也可以加載于輸入基準信號之上)將通過環路濾波器和相位檢波器組合級進行傳輸和放大。高于1.5MHz滾降點的頻率(以及復雜波的頻率分量)將因該濾波作用而被衰減,從而在經過該器件時被抑制。
        為了分析和說明件對通過其傳遞的時鐘信號的作用,下面將分三個不同的視圖對時鐘信號通過若干連續級時存在于其上的噪聲進行研究。
        第一個是頻域視圖。該視圖將采用一個頻譜分析儀來觀察功率電平與頻率的函數關系曲線圖,以了解這種噪聲是如何在系統中進行傳播的。
        第二個是長周期抖動視圖。這里可以觀察到輸出時鐘在一段較長的時間里是如何起作用的,以及這些周期性變化的實際頻率分布情況。該測量將借助一個TIA(時間間隔分析儀)來顯示發生量(總數)與頻率的相互關系。
        第三個是調制域視圖。在該視圖中可以觀察到一連串中等長度周期中的周期至周期(C-C)或相鄰周期間的頻率變化。它將顯示脈沖或即時頻率(抖動)的存在以及一個中等時段的視圖。
        本文所使用的器件具有以下數據表特性:



        關鍵詞: PLL時鐘處理器

        評論


        技術專區

        關閉
        主站蜘蛛池模板: 隆安县| 通道| 澎湖县| 阿拉善左旗| 南丰县| 塔城市| 铜陵市| 富顺县| 文昌市| 呼图壁县| 靖宇县| 方城县| 新安县| 芜湖市| 肥东县| 库伦旗| 九台市| 张北县| 察隅县| 古丈县| 明水县| 阿拉善左旗| 乌鲁木齐县| 麟游县| 凌源市| 米林县| 珲春市| 瓮安县| 南部县| 延边| 驻马店市| 长武县| 涿鹿县| 清丰县| 晴隆县| 和顺县| 镇江市| 宁武县| 孝义市| 淮滨县| 含山县|