LEON2應用于DCPU的FPGA仿真

　　LEON2的整數處理單元是5級流水線設計，采用SPARC V8(IEEE一1754)指令和體系結構，具有分離的數據Cache和指令Cache。LEON2的整數單元包括一個可選的16×16的MAC單元，能夠完成基本的DSP運算，同時還提供了浮點運算單元(FPU)的接口和協處理器(CP)的接口，可以擴展浮點運算和DSP處理。LEON2選用了ARM公司的AMBA 2.0片上總線標準，用于連接內存控制器、定時器、中斷控制器、UART接口、PCI接口、10/100 Mb/s以太網接口等模塊。LEON2同時還提供1個調試支持單元和1個調試串口，用于支持片內調試。LEON2的一個非常重要的特點就是具有很好的可配置性。使用者根據自己的需要，通過一個用tcl/tk腳本編寫的圖形化界面，對LEON2內核的絕大多數模塊進行配置，比如可以配置Cache的大小和訪問方式，是否支持硬件乘/除法，是否需要內存。

　　Gaisler Research公司還提供了比較完善的基于LEON2的GNU軟件開發環境。使用者可以使用TSIM或GRMON進行LEON內核的調試仿真。 LECCS是專門針對LEON的交叉編譯系統，可以進行C/C++的編譯和調試。SnapGear Linux是基于LClinux的實時Linux內核，它的LEON版提供了對LEON處理器的全面支持，可以支持MMU和NOM—MU等不同配置方案。

　　由以上描述可以看出，LEON2具有強大的硬件配置和完備的軟件開發環境支持，可以承擔數字機頂盒CPU要求的各種信號處理任務。

　　3 在FPGA開發板上建立LEON2的SoC平臺

　　3.1 硬件平臺的建立

　　圖4就是基于LEON2的平臺的模塊框圖。LE—ON2處理器作為核心部分，片內ROM存放Monitor負責系統初始化和將程序拷貝到片外SRAM內的任務，片外RAM是FPGA開發板上Memory，用來存放程序和數據。設計的IP核通過AHB總線和LEON2相互交互。

　　FPGA開發板主要有以下資源：50 MHz有源時鐘;1塊Altera公司的核心FPGA芯片EP2C20F484一C8，邏輯單元18 752個;2片512 KB的IS61LV25616一AL SRAM芯片組成32 b寬共1 MB容量，其中每片設計為可兼容1 MB，總共最大可擴充到2 MB;JTAG接口(通過JTAG接口可以從PC機上對EP2C20F484C8進行編程);串口與計算機COMl相連，可以用于程序下載。

　　將配置好的LEON2的VHDL代碼，加入設計的HDL代碼，一起使用Synplify綜合工具生成FPGA的網表文件;然后使用Quartus進行布局布線，將LEON2核同片內ROM和片外SRAM連接，布局布線完成后生成相應的SOF文件;通過JTAG端口將SOF文件下載到片子上去，對FPGA硬件進行配置，最后占用FPGA資源是5 800個邏輯單元，可以達到的時鐘頻率最大為46 MHz。

　　3.2 軟件設計

　　由于Quartus軟件可以預先配置EP2C20F484C8片上ROM，所以可以在LEON2的片上ROM預先配置好的1 KB大小的Monitor軟件。Monitor的主要作用是在LEON2系統reset初始化時首先對處理器初始化，對LEON2的存儲配置寄存器進行配置;然后向UART口發送啟動信息;等待UART信息。當軟件部分使用交叉編譯器LECCS在PC上編譯完畢后，PC機通過UART口和FPGA開發板相互通信，就可以將編譯好的srec文件下載到：FPGA開發板上，放置在片內ROM里面的Monitor程序就讀入程序的內容以及程序的起始地址。開始Monitor將srec程序拷貝到SRAM程序區，等全部程序下載好以后，Monitor最后1條程序就會自動跳轉到程序的起始位置，執行SRAM里的程序。這樣就可以反復修改程序，反復下載程序，便于軟件的開發和調試。

　　4 結語

　　通過將片上系統映射到FPGA，這樣可以在接近運行速度的前提下，驗證硬件和軟件。這樣不僅為軟件部分能盡早地進行開發與調試工作提供了原型，同時也可以在實際運行中發現一些在系統設計中沒有注意的地方。最終可以縮短設計周期，同時為ASIC設計一次成功提供了更大的把握。

　　在FPGA開發板上建立基于LEON2處理器的SoC平臺后，使用這個原型系統，就可以很容易驗證系統的性能，并且加速軟件開發調試流程。