基于Multisim的數字鐘實驗電路的設計與仿真

　　2.3.2 時計數器

　　時計數器為24 進制計數， 其計數規律是00→01→…→23→00，即當數字運行到23 時59 分59 秒時，在下一個秒脈沖的作用下，數字鐘顯示00 時00 分00 秒。計數器的計數狀態轉換表如表1 所示。

　　由表可知，計數器的狀態要發生兩次跳躍：一是計數到9，即個位計數器的狀態為1001 后，在下一計數脈沖的作用下向十位計數器進位;二是計數到23 后，在下一個計數脈沖的作用下，整個計數器歸零。

　　用兩片74LS160 可實現24 進制計數器的設計， 如圖5所示。把時個位的QC 與時十位的QB 與非后送入到時個位和時十位的計數清零端，當時十位計數器的狀態為“0010”時個位計數器的狀態“0100”時，時個位的QC 與時十位的QB輸出高電平，它們與非后為低電平分別對時個位和十位進行清零。

　　2.4 校時電路

　　校時是數字鐘應具備的基本功能，當數字鐘接通電源或者計時出現錯誤時都需要對時間進行校正。一般數字鐘都具有時、分、秒等校正功能。為使電路簡單，這里只進行分和時的校正。校正電路的要求在校正時位時不影響分和秒的正常計數，在校正分位時不影響秒和時的正常計數。校正電路的方式有快校正和慢校正兩種。由于快校正電路復雜，成本高，而慢校正更經濟一些，所以設計采用慢校正對時鐘進行校正，如圖6 所示。慢校正是用手動產生單脈沖做校正脈沖。電路由74LS08 及電阻、電容、開關等組成，其中J 為校分開關，H 為校時開關。

　　2.5 顯示部分

　　顯示部分采用74LS48 來進行譯碼，用于驅動LED-7 段共陰極數碼管。由74LS48 和LED-7 段共陰極數碼管組成數碼顯示電路，如圖7 所示。

　　譯碼驅動電路是將“ 秒”、“ 分”、“ 時” 計數器輸出的8421BCD 碼進行編譯，轉換為數碼管需要的邏輯狀態，驅動LED-7 段數碼管顯示，并且為保證數碼管正常工作提供足夠的工作電流。若將秒、分、時計數器的每位輸出分別與相應七段譯碼器的輸出端連接，在脈沖的作用下，便可進行不同的數字顯示。由于使用的譯碼器74LS48 輸出端高電平有效，所以選擇共陰極的數碼管來與之搭配。

　　3 數字鐘電路仿真

　　在電子設計中，EDA 設計和仿真是一個重要的設計環節。在眾多的EDA 設計和仿真中，Multisim10 以其強大的仿真設計應用功能， 在電子電路的仿真和設計中得到了廣泛應用[6]。

　　在完成總體電路設計的基礎上，用ultisim10 電子電路仿真軟件完成電路的仿真設計。首先對電路的各功能模塊進行仿真設計，并對其實現的功能進行調試與仿真，所有的子系統都能夠正常運行時，把所有功能模塊整合在一起，進行仿真和調試，最終完成整體電路的仿真設計。

　　值得注意的是，在數字鐘電路設計過程中，一定要注意檢測觸發器電路時鐘的觸發模式，確定是上升沿觸發還是下降沿觸發，避免在設計過程中出現計數故障;在振蕩器設計的過程中，為使振蕩器產生精確、穩定的頻率，要選擇精度較高的電阻器和電容器。

　　4 結束語

　　文中設計和仿真的數字鐘電路雖然只是基于實驗目的，但是如果需要走時精準的數字鐘完全可以通過改進時基信號來得到。具體方法為：用晶體振蕩器(CrystalOscillators)產生更加準確的時基信號，其它分頻電路、計時電路、譯碼顯示電路等只要保持不變，即可實現。