線陣CCD圖像傳感器驅動電路的設計

　　下面是產生時序脈沖的VHDL程序：

　　3.2基于AD623的CCD輸出信號差分驅動設計

　　CCD在驅動脈沖的作用下，經移位寄存器順序輸出視頻信號，復位脈沖RS每復位一次，CCD輸出一個光脈沖信號。由于TCD1501C信號檢測采用選通電荷積分器結構。使其視頻輸出信號中疊加了一些由周期性復位信號RS引起的串擾信號。而且有效信號幅值較小，約為500 mV。直流電壓約有4.1V。這是一組典型的共模電壓較高、有效差模信號較低的差分信號，信號波形如圖3和圖4所示。所以模擬信號輸出在進行后續處理(包括長線傳輸、A/D轉換等)之前要進行一系列預處理，消除視頻信號中的復位脈沖串擾及其他干擾，將微弱的視頻信號進行幅值放大及驅動能力的放大。由于是對差分信號的處理，所以先討論一下差分電路的基本概念。圖5為差分信號測量電路里差模和共模電壓示意圖，VDIFF是信號差模電壓，VCM是信號共模電壓，信號輸出VOUT=R2/R1·VDIFF=G·VDIFF理想狀態下，一般差模增益G≥1，而共模增益(%mismatch/100)×G/(G+1)接近于零，因此可以看出共模增益主要是電阻不匹配的函數，在實際測量電路中可能會由于電阻值的微小不匹配而導致兩個輸入端的共模電壓不一致，而使電路的直流共模增益不為零。共模抑制比(CMRR)就是差模增益G與共模增益的比值。用對數形式表示：201g[(100/%mismatch)×(G+1)]。實際工程應用中，電路工作在一個很大的噪聲源中.如50 Hz交流電源線的噪聲、設備的開關噪聲、無線信號的傳輸噪聲，這些干擾信號作用在差分輸入端，將會在輸出端產生一個共模信號，因此差分信號處理除了要求有高的DC CMRR.還要有高的AC CMRR。

　　在電路設計中選用了ADI公司的儀器儀表放大器AD623.內部結構原理如圖6所示。

　　AD623集成了3路運放.可單電源或雙電源工作，具有較高的CMRR和極低的電壓漂移，除了一個控制可編程增益的外接電阻外，所有元件都集成在內部，提高了電路溫度穩定度和可靠性。應用AD623的CCD模擬信號處理電路如圖7。將視頻信號及其補償輸出分別送至AD623的反相和同相輸入端.在AD623的輸出端接一級射極跟隨器以增強信號的驅動能力。選用該器件可消除采用普通運放和外圍電阻所引起的輸出信號的溫度漂移。

　　4 結束語

　　基于上述開發的線陣CCD驅動器已調試成功.并且用于某位置測量系統中，工作穩定可靠。本設計方案只要再拓展AD轉換部分就可以應用于成像系統的前端。