基于FPGA 的FIR 數(shù)字濾波器設(shè)計方案

　　在QuartusⅡ環(huán)境下，數(shù)字濾波器的內(nèi)部邏輯經(jīng)過編譯適配之后，以。sof文件的形式直接加載到FPGA中。

　　4 FIR數(shù)字濾波器的FPGA實時測試

　　進(jìn)行實時測試的電路是應(yīng)用FPGA和USB的數(shù)據(jù)采集電路，如圖12所示。

　　測試時把信號發(fā)生器設(shè)置好的輸入信號輸入到A/D，采樣得到的數(shù)據(jù)經(jīng)過FPGA，再通過USB與PC機(jī)相連，應(yīng)用QuartusⅡ中的SignalTapⅡ工具進(jìn)行實時檢測，結(jié)果如圖13所示，其中，上面的波形為輸入波形，頻率為200 Hz，下面的波形為輸出波形，由于200 Hz在低通的帶通內(nèi)，所以兩者的波形相差不大。當(dāng)輸入波形為頻率533 Hz時，由于是在截頻點(diǎn)，其輸出波形的幅值約為輸入波形幅值的71%，如圖13和14所示。

　　5結(jié)束

　　FIR數(shù)字濾波器在數(shù)字信號處理領(lǐng)域有著廣泛的使用，本文通過仿真和實時驗證兩種方式實現(xiàn)了一種基于FPGA和DSP Builder的FIR數(shù)字濾波器。先根據(jù)FIR濾波器的基本原理和結(jié)構(gòu)框圖搭建了濾波器的模型，再根據(jù)濾波器的性能指標(biāo)通過FDATool工具對其進(jìn)行設(shè)計，并通過系統(tǒng)級仿真和ModelSim功能仿真進(jìn)行了簡要的可行性分析，最后通過QuartusⅡ軟件對FIR數(shù)字濾波器進(jìn)行實時驗證，表明本方案所設(shè)計的FIR濾波器功能正確，性能良好。