新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 嵌入式系統低功耗設計研究

        嵌入式系統低功耗設計研究

        作者: 時間:2014-09-24 來源:網絡 收藏

          0 引 言

        本文引用地址:http://www.104case.com/article/263266.htm

          經過近幾年的快速發展,(Embedded System)已經成為電子信息產業中最具增長力的一個分支。隨著手機、PDA,GPS、機頂盒等新興產品的大量應用,的市場正在以每年30%的速度遞增(IDC預測),的設計也成為軟硬件工程師越來越關心的話題。

          在嵌入式系統設計中,(Low Power Design)是許多設計人員必須面對的問題。其原因在于嵌入式系統被廣泛應用于便攜式和移動性較強的產品中,而這些產品不是一直都有充足的電源供應,往往是靠電池來供電的;而且大多數嵌入式設備都有體積和質量的約束。另外,系統部件產生的熱量和功耗成比例,為解決散熱問題而采取的冷卻措施進一步增加了系統的功耗。為了得到最好的結果,降低系統的功耗具有下面的優點:

          (1)電池驅動的需要。在強調綠色環保時期,許多電子產品都采用電池供電。對于電池供電系統,延長電池壽命,降低用戶更換電池的周期,提高系統性能與降低系統開銷,甚至能起到保護環境的作用。

          (2)安全的需要。在現場總線領域,本安問題是一個重要話題。例如FF的本安設備,理論上每個網段可以容納32個設備,而實際應用中考慮到目前的功耗水平,每個網段安裝10個比較合適。因此降低系統功耗是實現本安要求的一個重要途徑。

          (3)解決電磁干擾。系統功耗越低,電磁輻射能量越小,對其他設備造成的干擾也越小。如果所有的電子產品都能設計成低功耗,那么電磁兼容性設計會變得容易。

          (4)節能的需要。特別是對電池供電系統,功耗與電壓的平方成正比即:P=V2/fC+Pstatic,因此節能更為重要。

          1 功耗產生的原因

          1.1 集成電路的功耗

          目前的集成電路工藝主要有TTL和兩大類,無論哪種工藝。只要電路中有電流通過.就會產生功耗。通常,集成電路的功耗主要有4個:

          (1)開關功耗。對電路中的電容充放電而形成,其表達式為:

          

         

          式中:Vdd為電源電壓;C為被充放電的電容:α為活動因子;f為開關頻率。

          (2)靜態功耗和動態功耗。當電路的狀態沒有進行翻轉(保持高電平或低電平)時,電路的功耗屬于靜態功耗,其大小等于電路電壓與流過電流的乘積;動態功耗是電路翻轉時產生的功耗,由于電路翻轉時存在跳變沿,在電路翻轉瞬間,電流比較大.存在較大的動態功耗。目前大多數電路都采用工藝,靜態功耗很小,可以忽略。起主要作用的是動態功耗,因此從降低動態功耗人手來降低功耗。

          (3)短路功耗。因開關時由電源到地形成的通路造成的,其表達式為:

          

         

          式中:κ由工藝和電壓決定;W為晶體管寬度;τ為輸入信號上升/下降的時間;f為工作頻率。

          (4)漏電功耗。由亞閾值電流和反向偏壓電流造成。目前大多數電路都采用工藝。故漏電功耗很小,可以忽略。

          1.2 電阻的功耗和有源器件的功耗

          通常為負載器件和寄生元件產生的功耗。有源開關器件在狀態轉換時,電流和電壓比較大,將引起功率消耗。另外,CMOS電路中最大的功耗來自于內部和外部的電容充放電產生的功耗。

          2 硬件

          2.1 選擇低功耗的器件

          選擇低功耗的電子器件可以從根本上降低整個硬件系統的功耗。目前的半導體工藝主要有TTL工藝和CMOS工藝,CMOS工藝具有很低的功耗,在電路設計上盡量選用,使用CMOS系列電路時,其不用的輸入端不要懸空,因為懸空的輸入端可能存在感應信號,它將造成高低電平的轉換。轉換器件的功耗很大,盡量采用輸出為高的原則。

          嵌入式處理器是嵌入式系統的硬件核心,消耗大量的功率,因此設計時選用低功耗的處理器;另外,選擇低功耗的通信收發器(對于通信應用系統)、低功耗的訪存部件、低功耗的外圍電路,目前許多通信收發器都設計成節省功耗方式,這樣的器件優先采用。

          2.2 選用低功耗的電路形式

          完成同樣的功能,電路的實現形式有多種。例如,可以利用分立元件、小規模集成電路,大規模集成電路甚至單片實現。通常,使用的元器件數量越少,系統的功耗越低。因此,盡量使用集成度高的器件,以減少電路中使用元件的個數,減少整機的功耗。

          2.3 單電源、低電壓供電

          一些模擬電路如運算放大器等。供電方式有正負電源和單電源兩種。雙電源供電可以提供對地輸出的信號。高電源電壓的優點是可以提供大的動態范圍,缺點是功耗大。例如,低功耗集成運算放大器LM324,單電源電壓工作范圍為5~30 V。當電源電壓為15 V時,功耗約為220 mw;當電源電壓為10 V時,功耗約為90 mw;當電源電壓為5 V時,功耗約為15 mw。可見,低電壓供電對降低器件功耗的作用十分明顯。因此,處理小信號的電路可以降低供電電壓。

          2.4 分區/分時供電技術

          一個嵌入式系統的所有組成部分并非時刻在工作,基于此,可采用分時/分區的供電技術。原理是利用“開關”控制電源供電單元,在某一部分電路處于休眠狀態時,關閉其供電電源,僅保留工作部分的電源。

          2.5 I/O引腳供電

          嵌入式處理器的輸出引腳在輸出高電平時,可以提供約20 mA的電流,該引腳可以直接作為某些電路的供電電源使用,如圖2所示。處理器的引腳輸出高電平時,外部器件工作;輸出低電平時,外部器件停止工作。需要注意。該電路需滿足下列要求:外部器件的功耗較低,低于處理器I/O引腳的高電平輸出電流;外部器件的供電電壓范圍較寬。

          2.6 電源管理單元設計

          處理器全速工作時,功耗最大;待機狀態時,功耗比較小。常見的待機方式有兩種:空閑方式(Idle)和掉電方式(Shut Down)。其中,Idle方式可以通過中斷的發生退出,中斷可以由外部事件供給。掉電方式指的是處理器停止,連中斷也不響應,因此需要進入復位才能退出掉電方式。

          為了降低系統的功耗,一旦CPU處于“空轉”,可以使之進入Idle狀態,降低功耗;期間如果發生了外部事件,可以通過事件產生中斷信號,使CPU進入運行狀態。對于Shut Down狀態,只能用復位信號喚醒CPU。

        電能表相關文章:電能表原理
        漏電開關相關文章:漏電開關原理

        上一頁 1 2 下一頁

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 灵山县| 朝阳县| 曲麻莱县| 介休市| 专栏| 德钦县| 民权县| 绥德县| 青阳县| 仁寿县| 翁牛特旗| 电白县| 弥渡县| 军事| 武宁县| 许昌市| 南昌市| 宁海县| 鄂尔多斯市| 海兴县| 布尔津县| 吉木萨尔县| 庆城县| 揭西县| 蕲春县| 北票市| 霍城县| 余庆县| 清丰县| 伊宁市| 资兴市| 香港| 盐边县| 永安市| 宜州市| 灵寿县| 宁都县| 石城县| 鹤峰县| 班戈县| 资阳市|