MSP430F499的波形合成器

3 系統硬件電路設計

3．1 整個系統中電源的去耦問題

在整個系統中會用到很多的運算放大器芯片。一般來說，運算放大器的供電電源端應連接去耦電容(對交流放大器尤其需要)，以消除信號電流通過電源內阻給電路帶來的影響。運算放大器的性能不同，其去耦電容的容量也有所不同。對于低速運算放大器，一般在緊靠運放供電端與電源地之間接容量為0．1μF的電容就可以了，但是對于高速運算放大器，應當在緊靠運放的供電端與電源地之間用容量為10μF和容量為0．01μF的電容器并聯連接。整個系統中所有的運算放大器都做了去耦處理，只是畫圖中為簡單起見，省略了去耦電容。

除此之外，運算放大器的地線連接也有講究，對于小功率運放而言，地線連接無特殊要求，但對于較大功率的運算放大器，地線連接相當重要。總的原則是地線應短而粗并且在同一點連接。本系統中數字地模擬地共存，因此設計時將所有模擬地和數字地分別連接，最后電路中的模擬地和數字地與電源地一點匯集。

3．2 濾波電路

圖2、圖3中兩個低通濾波器都是三階巴特沃斯低通濾波器。有源濾波器適應在低頻段(100 kHz)的濾波，當頻率較低時，若用無源濾波，電容、電感的元件值及體積都會很大，大電容電感不易獲得，且誤差較大，而有源濾波器則可以依靠運放在低頻段的諸多優勢(尤其是低噪聲運放)達到很好的濾波效果。10 kHz、30 kHz、50 kHz信號經八階橢圓開關電容濾波器濾波后，10 kHz、30 kHz、50 kHz信號再分別用理論截止頻率為20kHz、35 kHz、55 kHz的低通濾波器濾波，理論值與實際截止頻率有一定的偏差，為防止有用信號落在通頻帶之外，理論截止頻率沒有按照嚴格的10kHz和30kHz。

3．3 移相電路

RC移相網絡參數的計算：

要求疊加后的信號移相范圍為-45°～+45°，設A信號為Asin(ωt+45°)，B信號為Bsin(ωt+45°)，疊加后的信號為
改變A和B的值就可以改變疊加后信號的相位。

只有輸入信號的頻率與RC網絡的諧振頻率相同時，才會有45°的相移，因此隨著輸入信號頻率的變化，RC網絡的諧振頻率也要相應的改變。根據公式

f=1／2πRC (5)

推導可得R值，取電容C為0.1μF，當輸入信號的頻率為100Hz時，R=16kΩ，當頻率為1kHz時，R=1.6kΩ，當頻率變為10kHz時，R=160Ω。

輸入的正弦信號經過RC構成的超前和滯后網絡后經過運放(OPA37)構成的射極跟隨器，然后通過電位器R3疊加，再經過放大電路通過一個電位器輸出。電路圖如圖4所示。

3．4 加法器

此加法器為同相加法器，由于集成運放可視為理想運放，其輸入端可視為虛短和虛開路。在同向端運用節點電流方程可求得輸出：

3．5 有效值檢波

有效值檢波采用真有效值／直流轉換芯片AD637能計算任何復雜波形的真有效值、平均值、均方值、絕對值，具有分貝輸出(0～60 dB)。具有寬頻帶，量程在0～7 V范圍內可調。

AD637內部結構包括有源整流器(即絕對值電路)，平方／除法器、濾波放大器、獨立的緩沖放大器、偏置電路五部分。使用AD637在測量峰值系數高達10的信號時附加誤差僅為1％，且外圍元件少、頻帶寬。對于有效值為200 mV的信號，-3dB帶寬為600kHz；對于有效值為1V的信號。-3dB帶寬為8MHz。該方案硬件簡單，兩且精度很高，效果理想。

4 系統軟件設計

軟件流程圖見圖6，本系統選用MSP430F449單片機，主要負責對方波、三角波10k、30k、50k等各次諧波連行采樣，并用LCD12864對各次諧波的峰值顯示；在程序運行的過程中，可通過16x16矩陣鍵盤控制選擇波形及階數的切換。

5 結束語

系統實現了對三角信號、方波信號的合成。從方波信號中分頻濾波獲得了10kHz、30kHz、50kHz的正弦信號，信號波形比較好，無明顯失真，幅度峰峰值達到要求。最終合成的方波、三角波比較好，接近方波、三角波。從總體上看，系統的性能很好。