數字電源UCD92xx的輸出電壓波形優化與分析

2.5 優化環路配置

圖9是軟啟動環路優化后的軟件截圖。

環路的優化包括：1）不再使能非線性增益，同時將Gain0 由1 修改為0.5；這可以降低環路的低頻增益，最終降低環路帶寬；2）將AFE 的Gain 由4 修改為1，同樣可以降低環路帶寬。1 倍的Gain 將使AFE 的輸出的精度變差，并最終影響到輸出電壓，但考慮到軟啟動階段對輸出電壓的精度要求略低，因此可以上述修改可以接受。

需要說明的是，為保證正常運行時輸出電壓的性能（精度，動態性能等），正常運行時對應的環路參數將保持不變。

圖9：優化軟啟動環路參數

圖10所示的是優化環路后的輸出電壓波形，可以觀察到在軟啟動階段的“臺階”現象消失，波形平滑。

圖11是將時間軸展開后的輸出電壓波形，可以觀察到其步進的時間依然是100μs，步進的幅度為24mV（與理論值25mV 基本一致），但每一次的步進不再是突然增加，而是緩慢增加。因此，輸出電壓波形變得較為平滑。

圖10：優化后的軟啟動波形

圖11：展開時間抽觀察輸出電壓波形

但是，在圖10所示的波形中可以觀察到，輸出電壓在啟動時刻有一個正向過沖并很快回落。嚴格意義上，該過沖會影響輸出電壓波形的單調性，在一些應用場景中是不運行的。下文將針對該過沖進行優化。

3 調整最小驅動時間進一步優化輸出波形

優化環路后輸出電壓在軟啟動階段變得較為平滑，但會存在一個明顯的過沖，需要進行優化。下文通過調整最小占空比寬度來消除該過沖。

3.1 數字電源軟啟動的kick-start

圖12 中所示的是數字電源的輸出電壓軟啟動示意圖。在開始時刻，輸出電壓有一個快速的上升，稱之為“Kick-start”。 Kick-start的幅度是根據下面公式計算出的：

Vstart=Vin×DRIVER_MIN_PULSE × Fsw

其中，DRIVER_MIN_PULSE是指UCD92xx發出的最小占空比的寬度，允許用戶自行設定。

圖12：輸出電壓軟啟動

以圖10為例，輸出電壓Kick-start的幅度約為185mV。其DRIVER_MIN_PULSE設置為50ns，理論計算Kickstart的幅度為：12V×50ns×300KHz=180mV。實際值與理論值基本一致。

3.2調整最小占空比寬度

將DRIVER_MIN_PULSE由目前的50ns修改為5ns，以驗證其對輸出電壓的過沖有無改善。圖13即為輸出電壓波形，可以觀察到過沖已經消失，但在起始時刻，輸出電壓不再平滑。

分析原因可知，當DRIVER_MIN_PULSE設置為5ns后，雖然UCD9224可以發出寬度為5ns的驅動脈沖，但UCD74120對最小占空比的寬度有要求，5ns的寬度不足以使集成在UCD74120內部的buck上管導通，從而造成了輸出電壓上升的不平滑。

圖13：最小占空比寬度修改為5ns后的輸出電壓波形