數字電源UCD92xx的輸出電壓波形優化與分析

2.2 數字電源環路

圖5所示的是數字電源的環路框圖。其中，en是誤差放大器的輸出，為數字信號；yn是環路的輸出，亦為數字信號，輸入到PWM模塊。KNLR模塊是非線性增益模塊，可以使能或禁止，下一節會進行詳細分析。a1, a2, b0, b1, b2是環路補償的系數，允許用戶修改以適應不同的功率級設計。需要說明的是，UCD92xx內部設計有2套a1~b2的參數，分別用于軟啟動階段和正常運行階段。

圖5：數字電源環路框圖

2.3 非線性增益

圖5中的KNLR模塊即為非線性增益模塊，其詳細的框圖如圖6。當en不超過lim0時，增益為Gin0；當en超過Lim0但不超過lim1時，增益為Gain1；依此類推。非線性增益模塊依據誤差放大器的輸出進行不同程度的放大，可以有效的提升動態響應性能。如果Gain0設置為1，即便使能非線性增益模塊，也不會影響環路指標。如果Gain0由1修改為0.75 或1.25，則會影響環路指標。其影響趨勢為，增益越大，環路帶寬越寬。

圖6：非線性增益模塊

2.4 數字電源環路配置

圖6和圖7是使用數字電源開發工具Fusion Digital Power Designer來配置環路的軟件截圖。該工具可以模擬整個環路并給出配置之后的閉環環路指標，包括截止頻率，相位余度和增益余度，極大的方便了環路的調試和優化。

圖6所示的是軟啟動時的環路配置。零極點的信息在“Linear Compensation”方框中，其中AFE的Gain 設置為4×；該配置中使能了非線性增益，其Limit值和Gain值是允許用戶修改的。最終，整個環路的指標為23.87KHz（截止頻率），49.33°（相位余度），11.77dB（增益余度）。

圖7所示的是正常運行時的環路配置。零極點的信息在“Linear Compensation”方框中，其中AFE的Gain為4×；該配置中使能了非線性增益，其Limit值和Gain值是允許用戶修改的。最終，整個環路的指標為33. 7KHz（截止頻率），50.57°（相位余度），8.77dB（增益余度）。

正是采樣上述配置，輸出電壓在軟啟動階段其波形有明顯的“臺階狀”。下面將嘗試放慢環路后，驗證是否可以優化軟啟動階段的波形。

圖7：軟啟動環路配置

圖8：正常運行時的環路配置