CEVA推出高性能及低功耗DSP平臺

硅產品知識產權 (SIP) 平臺解決方案和數字信號處理器 (DSP) 內核授權廠商CEVA公司宣布面向使用CEVA-X DSP內核系列的開發人員，推出下一代DSP子系統平臺。全新性能穩健的解決方案以CEVA的功能強大的復雜多功能通信產品為基礎，提供全面且經過驗證的方案，可將其內核有效地集成在復雜的系統級芯片 (SoC) 上。該平臺有兩個版本：CEVA XS-1100A針對無線基帶應用而優化；CEVA XS-1200A則瞄準多媒體及其它需要高性能信號處理能力的應用。
這些可配置的高效硬件平臺可減少開發工作量，降低成本高昂的重新流片的風險，并最終縮短嵌入式處理器應用產品的上市時間。它采用業界標準系統總線，讓設計人員能夠添加自己的硬件模塊，或者將DSP與其它片上系統相連接，從而使CEVA內核的集成變得非常簡單高效。通過CEVA的智能功率管理單元 (PMU)技術，兩個版本的平臺都支持關鍵的低功耗設計要求，比如根據事件類型、源、目的地、主控端 (initiator) 和持續時間，分別進行每一個資源和陣列的自動睡眠/喚醒。
CEVA 企業市場拓展副總裁Eran Briman表示：“我們的客戶身處于某些發展最快及最具活力的市場領域中，故需要盡可能地減少開發的時間、風險和復雜性。這次推出的增強型平臺基于我們在無線和多媒體領域公認的專業技術，為客戶提供極其有效的方法，在完整的系統中充分利用CEVA的DSP內核系列產品的功能。我們超過90% 的CEVA-X DSP內核客戶還獲得授權使用相輔相成的CEVA子系統，彰顯了這些平臺能為復雜處理器解決方案的開發帶來關鍵的增值能力。”
這兩款平臺，通過眾多客戶在目標應用領域中運用而不斷發展，具有架構增強功能，能夠顯著減小芯片尺寸、降低功耗，同時不影響性能。它們適合于最復雜和集成度最高的SoC，并帶有完整的AHB陣列、DMA、TDM端口、功率管理、外部主/從端口、完整的以DSP為導向的外設，以及L2內存的接口。
與CEVA前一代平臺產品相比，全新平臺可為設計人員提供如下優勢：
速度提高10%
芯片尺寸減小20%
泄漏功耗降低20%，動態功耗降低10%
時鐘樹單元減少50%，確保更高的生產良率
對H.264等視頻編解碼標準的MHz要求降低5%。
CEVA XS1100A平臺針對無線基帶和通用DSP解決方案進行了優化，并緊密結合CPU 和 DSP，以滿足實時基帶處理的需求。其主要特性如下：
智能功率管理單元 (PMU)，用于功耗的動態控制；
一套完整的、可通過APB橋擴展的硬件外設；
通過AHB兼容橋連接主控制器；
兩級存儲器架構，可實現CEVA DSP 和 ARM內核之間的內存共享，從而減少系統復雜性、芯片尺寸及降低功耗；
代碼替換單元實現運行中 (on-the-fly) 的固件程序旁路。
CEVA XS1200A平臺瞄準多媒體及其它DSP密集型應用，能夠實現CPU和DSP的去耦，支持多個獨立時鐘系統。它集成了如下一些額外功能，可增強數字多媒體設備等應用的系統處理能力：
具有3D傳輸能力的16路先進DMA，使DSP能夠自發地處理大部分數據流量；
第三方加速器接口，適用于DSP密集型應用；
多達4個TDM端口，可用作音頻和語音數據接口。