串行RapidIO連接功能增強DSP協處理能力

并行和串行I/O

SelectIO技術幾乎可在設計中實現客戶所需的任何并行源同步接口。使用SelectIO接口，可方便地針對40多種不同的電氣標準創建符合行業標準的各類接口，也可創建專用接口。SelectIO接口提供的最大速率為700Mbps(單端)和1.25Gbps(差分)。

所有Virtex-5 LXT FPGA都裝有一個GTP收發器，運行速度介于100Mbps到3.2Gbps之間。另外，GTP收發器在業界屬于最低功率MGT之一，每個收發器的功率小于100mW。引入用來簡化設計的成熟設計技術和方法后，高速串行設計的流程變得簡單快捷。

另外，通過新設計工具(RocketIO收發器向導與IBERT)和新硅片性能(TX和RX均衡與內置偽隨機位序列(PRBS)生成器和檢查器)，可以開發移植架構的各種功能和優勢，從并行I/O標準到30多種串行標準及新興的串行技術。

DSP模塊

每個DSP48E Slice可提供550MHz的性能水平，允許您創建要求單精度浮點性能的各類應用，如多媒體、視頻和圖像應用以及數字通信。這擴展了器件的功能，使其優于之前的器件，同時還提供了功率優勢，動態功耗的降低幅度超過了40%。Virtex-5 FPGA中還增加了DSP48E Slice的數量，這些模塊相對于可用邏輯資源及存儲器的比率從而得到了優化。

集成I/O模塊

所有Virtex-5 LXT FPGA器件都具備一個端點模塊，用來實現PCIe功能。通過這種硬IP端點模塊，只需簡單地重新進行配置即可不費吹灰之力輕松地從x1擴展至x2和x4 或x8。該模塊(x1、x4和x8鏈路)已通過嚴格的PCI-SIG兼容性和協同工作能力測試，用戶可放心用于PCIe。

另外，所有Virtex-5 LXT FPGA器件均裝有三態以太網媒體訪問控制器(TEMAC)，速度可達10/100/1,000Mbps。該模塊可提供專用以太網功能，再結合 Virtex-5 LXT RocketIO收發器和SelectIO技術，可方便您與許多網絡器件進行連接。

利用針對PCIe和以太網的這兩種模塊，可以創建一系列定制包處理和網絡產品，這些產品可大幅降低資源利用率和功耗。通過使用Xilinx FPGA中提供的這些各式資源，可以輕松創建并部署智能解決方案。

讓我們看一下利用SRIO和DSP技術的一些系統設計示例。

SRIO嵌入式系統應用

可以考慮圍繞基于x86架構的CPU構建一個嵌入式系統。CPU架構已高度優化，可輕易滿足要求玩弄數字于股掌的各類應用。您可以輕松地在使用 CPU資源的硬件和軟件中實現各類算法，以執行不需要進行大量乘法運算的電子郵件、數據庫管理以及文字處理等功能。性能以每秒鐘所產生的指令/運算為數百萬還是數十億來衡量，而效率通過完成特定運算所需的時間/周期來衡量。

需進行大量定點和浮點運算的高性能應用在處理數據時需花費較長時間。這方面的示例包括信號過濾、快速傅里葉變換、矢量乘法和搜索、圖像/視頻分析和格式轉換以及簡單的數字處理算法。在DSP中實現的高端信號處理架構可輕松執行這些任務，并可優化此類運算。這些DSP的性能以每秒鐘進行多少次乘法和累加運算來衡量。

您可以方便地設計使用CPU和DSP的嵌入式系統，以充分利用兩種處理技術。圖6表示使用FPGA、CPU和DSP架構的系統示例。

圖6 基于CPU的可擴展、高性能、嵌入式系統

高端DSP中的主要數據互連為SRIO。x86 CPU中的主要數據互連為PCIe。如圖6所示，您可輕松部署FPGA以擴展DSP應用或對離散數據互連標準(如PCIe和SRIO)進行橋接。

在圖6所示系統中，PCIe系統由根聯合體芯片組托管。SRIO系統由DSP托管。32/64位PCIe地址空間(基址)可智能化地被映射至34 /66位SRIO地址空間(基址)。PCIe應用可通過存儲器或I/O讀寫與根聯合體進行通信。這些事務會通過NRead/NWrite/SWrite輕松映射至SRIO空間。

在Xilinx FPGA中設計此類橋接功能很簡單，因為這些Xilinx端點功能模塊、PCIe和SRIO的后端接口都很相似。這樣，“包隊列”模塊便可執行從PCIe 到SRIO或反方向的交叉任務，從而建立可穿越兩個協議域的包流。

SRIO DSP系統應用

在DSP處理為主要架構要求的應用中，系統架構可按圖7進行設計。

圖7 DSP密集型陣列

基于Virtex-5 FPGA的DSP處理與系統中的其他DSP器件結合即可構成智能協處理解決方案。如果使用SRIO作為數據互連，整個DSP系統解決方案就可以方便地進行擴展。此類解決方案能夠適應未來的發展變化，提供了延伸性，而且受多種形狀因子的支持。在DSP密集型應用中，通過將相應處理任務卸載至x86架構中可實現快速數字分析或數據處理。使用Virtex-5 FPGA可輕易地連接PCIe子系統和SRIO架構，從而實現高效功能卸載。

SRIO基帶系統應用

現有3G網絡正在以較快的步伐邁向成熟，OEM也在為緩解特定容量和覆蓋率問題而部署新的形狀系數。要解決此類特殊問題，對市場趨勢做出評估，基于 FPGA的DSP架構是理想選擇，該架構將SRIO用作數據層面標準。另外，早期DSP系統可快速升級，變為快速、低功耗FPGA DSP架構，從而獲得可擴展性優勢。

如圖8中的系統所示，您可以對Virtex-5 FPGA進行設計，以滿足現有對天線流量的線速率處理需求，還可通過SRIO提供與其他系統資源間的連接。現有早期DSP應用的固有并行連接速度較慢，因可應用于Virtex-5 FPGA的SRIO端點功能的存在，移植這些應用極為方便。

圖8 可擴展基帶上行鏈路/下行鏈路卡

本文小結

SRIO正出現在大量新應用中，主要以有線和無線應用中的DSP為中心。在Xilinx器件中實現SRIO架構的主要優勢包括：

1. 整個SRIO端點解決方案的可用性；
2. 靈活性和可擴展性，便于使用同樣的硬件和軟件架構制成不同級別的產品；
3. 通過新GTP收發器和65nm技術實現了低功耗；
4. 通過CORE Generator軟件GUI工具輕松進行配置；
5. 與業界領先的供應商間的硬件協同工作能力經過了驗證，支持其器件上的SRIO連接；
6. 通過使用PCIe和TEMAC等集成I/O模塊，實現了系統集成，從而降低了總體系統成本。

另外，Virtex-5 FPGA所具備的DSP資源可在功耗、性能和帶寬方面滿足現有早期DSP系統的要求。更多優勢還體現在系統集成方面，諸如以太網MAC的功能模塊、用于 PCIe的端點模塊、處理器IP模塊、存儲元件及控制器等等。另外，由于IP核的詳盡列表支持在FPGA中進行多種源整合，可以大大節省總體系統成本。