基于DSP的聲音采集系統硬件設計方案

3.3 AD轉換

本設計中選用的 AD轉換芯片是 TI公司的 TLC320AD50C。該芯片的采樣采用ΣΔ技術，即將一個抽樣濾波器放置于 ADC后，將一個差值濾波器放置在 DAC前。這種結構的最大特點就是使系統可同時進行接收、發送任務。 TLC320AD50C可實現高采樣率（最高可達 22.5kb/s）的 AD/DA轉換，該功能由 2個 16位的同步串行轉換通道實現，可直接和 DSP連接進行通信。

TLC320AD50C中的可選項和電路配置可以通過串行口進行編程，該芯片對掉電、復位、信號采樣率、串行時鐘率、增益控制、通信協議、測試模式等可通過串行口進行編程和電路配置。具體連接如圖 3：

片外復位電路提供上電復位，晶振電路可提供 10MHz的主時鐘頻率，數據采樣頻率和其他時鐘信號均由此頻率分配。5402與 AD50C之間的通信格式為主串行通信格式：接收和發送轉換信號。

存儲采集到聲音信號后，一個很重要的環節就是聲音信號的存儲，本系統中我們采用的是SST公司的 FLASH存儲器： SST39VF400A。該器件存儲容量為 4 MB，采用 3.3 V單電源供電，對各個子模塊的讀寫和擦除，可通過一些特殊的命令字序列來實現且無需額外提供高電壓。在此設計中我們利用 DSP編程實現對該存儲器的讀寫操作。

DSP主要通過外部存儲器接口 (EMIF)訪問片外存儲器。它不僅具有很強的接口能力(可以和各種存儲器直接接口)，而且具有很高的數據吞吐能力。 5402與 SST39VF400的接口電路設計如圖 1所示。該電路主要通過 DSP的相關輸出管腳來控制 FLASH的擦除和讀寫。其中，A0～A19為地址線，DQ0～DQ15為數據線，OE和 WE分別為輸出使能和寫使能， CE1為片使能。

聲音信號經過 AD轉換器以后傳輸給 DSP，由 DSP的 PS和 DS引腳通過邏輯開關來分別控制 flash和 sram的使能端，由 DSP的 RW和 MSTRB控制位通過邏輯電路分別控制讀和寫。

在本設計中，SRAM使用的是 GS1117：64K×16的 1MB異步靜態隨機存儲器。 GS71116是一個由高速的互補性金屬氧化物半導體晶體管（ CMOS）組成的靜態隨機存儲器，不需要外部時鐘或時間頻閃觀測器。 3.3V的操作電壓，所有的輸入輸出均兼容晶體管邏輯電路（TTL）。它的快速通道時間小于 15ns，操作電流小于 100mA。

3.5 USB

PDIUSBD12是一款帶并行總線的 USB 接口器件，它符合通用串行總線 USB 1.1 版規范，集成了 SIE、FIFO、存儲器收發器以及電壓調整器等，可與任何外部微控制器或微處理器實現高速并行接口 2M字節/秒，且在批量模式和同步模式下均可實現 1M字節/秒的數據傳輸速率，可通過軟件控制與 USB 的連接，采用 GoodLink技術的連接指示器 ,在通訊時使 LED 閃爍，具有可編程的時鐘頻率輸出，內部上電復位和低電壓復位電路，為雙電源操作，在 3.3±0.3V或擴展的 5V電源下均可使用，可實現多中斷模式的批量和同步傳輸。連接圖如圖 4：

3.6 JTAG

JTAG是 joint test action group的簡稱，是用來調試 DSP的仿真部分，其連接部分要和仿真器上的引腳一致。TI公司的DSP5000系列專門預留有JTAG管腳，共14個， 4,8,10,12引腳均接地，6引腳懸空，5接高平電壓3.3V，所有的仿真引腳均使用 IEEE1149.1標準，其余的引腳含義為【5】：1、TMS：輸入引腳，選擇測試方式；2、TRST：輸入引腳，測試復位；3、TDI：輸入引腳，測試數據輸入；7、TDO：輸出引腳，在 TCK的下降沿時輸出數據，其余時間呈高阻態；9、TCK_RET：輸入引腳，在板子與仿真器的連接電纜不小于 6英寸的時候，接法與 TCK相同，大于 6英寸的時候，需另加驅動；11、TCK：輸入引腳，測試時鐘，一般為占空比為50%的固有時鐘信號；13、EMU0：仿真中斷引腳0，可用作輸入或輸出；14、EMU1：仿真中斷引腳1，可用作輸入或輸出，當 TRST為低電平、EMU0為高電平時，EMU1為低電平，所有輸出禁止。

4 結論

通過這個聲音采集系統，我們可以把無形的聲音信號轉化為圖形進行處理，可以觀察它的波形特點進行研究、工業生產等等。而在設計其他的 DSP應用系統接口電路時，要根據具體情況綜合考慮性能指標、器件選取、外圍電路設計等方面，仔細選取器件，精心合理布局，才能達到理想的設計效果。