基于DSP在捷聯慣性制導技術中的應用

系統中的計算機模塊電路一般由狀態監控、系統恢復和計算機電路組成。本模塊電路示意圖見圖3所示。該模塊是全系統的核心，而C32 DSP更是核心中的核心。因此，有必要對其進行專門的監控，以保證其正常運行。設計時可通過狀態監控電路來對C32 DSP和電源進行監控，以防因偶然情況出現死循環、程序偏離預定流程而導致系統失效。

慣性制導系統是歷史信息敏感型系統，如果系統因故重啟后沒有歷史信息，其后的導航計算就沒什么意義。所以有必要對系統運行的一些重要信息進行保存，以便重啟后能迅速接替以前的工作。為此，本系統采用了兩條措施：第一是使用高速自動存儲E2PROM對數據存儲器中的重要數據進行自動備份；第二是使用一個具有備份電源的實時時鐘芯片來記錄從上一次導航數據保存時刻到重啟后讀取導航歷史信息之間的時間長度。該實時時鐘芯片在主電源掉電后能利用備份電源提供幾十秒的電能。系統恢復電路就由上述兩個芯片構成。

計算機電路是本模塊的核心電路，它由C32 DSP、SRAM、FLASHROM和CPLD構成。為提高性能，該電路采用32位數據總線和24位地址總線。同時，由于C32被設置成了微機工作模式，因而具有自主引導功能。系統程序固化在FLASHROM中，SRAM則用作數據存儲器。將CPLD作為C32和外圍芯片的接口可實現很多邏輯電路功能。外圍芯片與C32的連接需要有一個唯一的I／O地址，因此在CPLD中設計的I／O地址分配電路可為每個外圍芯片分配一個I／O地址。另外，C32本身的外部中斷源只有四級（個），而系統中需要通過中斷來執行的程序又不止四個，故采用中斷和查詢相結合的辦法來解決這個問題。由于同一級中斷中包括好幾個中斷源，這樣，在該級中斷響應時再對具體的中斷源進行查詢即可確定需要具體響應哪個中斷源。因此，在CPLD中設計了中斷分配電路。對于啟動和運行時間都很嚴格的中斷源來說，可由各種頻率的時鐘信號來對其進行觸發。所以，CPLD中還設計了時鐘分頻電路，即用系統的精確時鐘來分頻以產生所需的各種頻率時鐘。

對于I／O地址分配電路、中斷分配電路和時鐘分頻電路，如果用標準邏輯器件（74系列或54系列）來實現，將需要很多芯片，這樣一方面將使電路部分的體積和功耗增加；另一方面也會使電路的規模擴大、復雜性增加、可靠性下降。因此，這三個電路可用CPLD（復雜可編程器件）來實現。為了充分利用CPLD 的靈活性，系統中其它的一些邏輯電路也被放到這里。這樣，在一片170mm×170mm的小芯片
中就可實現系統所需的大量邏輯功能。

3．3 系統程序設計

導航、制導計算都屬于實時計算。要實現這一要求，軟件就必須結合硬件來進行設計，以充分發揮硬件的功能。本設計充分利用了系統的中斷功能，并以中斷為主來進行程序設計，以使系統中各個部分的具體功能都可通過中斷程序來實現。其系統工作過程如下：

加電開機→FLASH中的程序調入內存→系統初始化、自檢→導航信息恢復→安裝中斷程序→打開中斷→待機。

該系統的軟件包括主程序、子程序和各中斷響應程序等部分。

其中主程序是系統程序的框架，重要的初始化參數主要在主程序中定義，主程序通過調用子程序來完成系統初始化、自檢、導航信息恢復、系統配置、中斷程序配置等功能。其中，系統自檢程序主要檢測CPU、SRAM以及各接口芯片的工作是否正常。引導程序主要根據系統硬件中存儲的狀態信息來確定導航計算的起點。主要狀態信息有：系統是加電開機還是死機后重新啟動，以及上一次保存數據與當前的時間間隔等。根據系統硬件中保存的狀態信息和非易失存儲器中保存的導航信息可確定當前導航計算的基準點。系統主程序流程如圖4所示。

子程序主要用來完成一些特定的功能，包括導航子程序、控制子程序、通訊子程序和卡爾曼濾波子程序等。

中斷程序由硬件中斷觸發，除完成現場保護和硬件信息處理外，還可根據需要調用導航子程序、控制子程序、通訊子程序、狀態監控子程序、卡爾曼濾波程序等，同時在處理完成后恢復現場并向主程序返回數據。

4 結束語

捷聯慣性制導是一種很有應用價值的慣性制導方法，隨著計算機技術的發展，該技術將迅速應用于各種戰術武器中。本文并不企圖在理論上進行創新，而是在技術上謀求好的實現方法。實驗證明：用DSP芯片對慣性器件的信息進行處理，并用可編程器件進行邏輯電路的實現，可簡化系統電路，提高系統的運算性能以及可靠性和靈活性。