基于FPGA的存儲測試系統

　　3 實驗驗證

　　該實驗對標準信號發生器輸出的正弦波信號進行采集和存儲，采樣策略選擇為三環境采樣，1環境采樣頻率為1 MHz，2環境為100 kHz，3環境為50 kHz，外觸發進入1環境，計數觸發進入2環境，計數值128 kW，計數觸發進入3環境，計數值32 kW。系統采樣完畢后，連接到計算機通過上位機軟件讀取數據，實驗波形如圖4。

　　設置為計數128 kW進入2環境，計數32 kW進入3環境，而系統負延遲為8 kW，分為4個通道，因此1、2環境的分界點為(128+8)·1024／4=34816點，2、3環境的分界點為(128+8+32)*1024／4=43008點，實驗波形與計算值相符。如表1所示：

　　通過上表可以看出，系統變頻采樣模塊的設計滿足系統的要求，并且系統是完全按照設定的采樣策略進行采樣的。

　　4 結束語

　　介紹了一種用FPGA實現的動態測試存儲測試系統。通過實驗驗證，表明系統能對信號進行不失真采樣存儲。證實了所設計的采樣策略對多種變化規律的信號采集具有通用性，實現了對信號的變頻采樣，擴展了系統的應用范圍。