選擇合適的示波器進行高速電路調試和驗證

示波器，作為全球使用最廣的通用儀器，伴隨電子設計工程師走過了60年的歷程。第一代的模擬實時示波器（ART）和第二代的數字存儲示波器（DSO），都有其明顯的缺點。基于DPX數字熒光技術的第三代數字熒光示波器（DPO），結合了前兩代示波器的優點，同時消除了兩者的缺點。全新一代的數字熒光技術進一步提升了數字熒光示波器的實時性，使DPO在性能和適用性方面已經遠遠超過了同等帶寬的ART和DSO，成為當前業界性能最優、效率最高、分析能力最強的選擇。為什么DPO具有這樣的能力呢？本文接下來的部分，將結合DPX技術的核心，為讀者完整介紹三代示波器在調試和驗證工作中的優劣勢，同時解答一些已談論過多年的疑問。

第一章 示波器技術的發展和演變

泰克的 511模擬實時示波器，標志著商用示波器時代的到來。511之前也有一些“示波器”產品，但是由于其沒有觸發系統和校準的時基、垂直刻度，不能提供穩定的顯示波形，也不能進行定量測試，所以只是一種定性觀測的工具。511首次在“示波器”這種測試設備中加入了邊沿觸發以顯示穩定波形、使用校準的時基和垂直放大器以提供定量測試能力，大大增加了適用性。這樣，商用示波器誕生了。

模擬實時示波器發展到現在，基本結構并沒有多大變化，下圖是一個基本的結構框圖：

圖1: 模擬示波器結構簡圖

模擬實時示波器機構簡單，沒有信號的數字化、處理等過程。ART的所有信號調理、放大和顯示都由模擬器件完成，所以從信號進入放大器（或探頭）到最后在CRT上顯示，幾乎是實時（延遲時間幾乎可以忽略）的。

但 是，模擬示波器也有死區時間，在死區時間內出現的信號是不能顯示在屏幕上的。這個死區時間來自于觸發系統的“觸發抑止（hold off）”和等待觸發的時間。所以，模擬示波器也不是能100％地捕獲信號。不同型號的模擬實時示波器，最大波形捕獲概率大約從30％～70％不等，掃描速度最快可達50萬次/秒。這是一個非常好的指標。

再來看模擬示波器顯示的方式——CRT陰極射線管。電子束經過偏轉板的偏轉，再轟擊顯示屏上的熒光物質發光形成波形軌跡。當電子束停止轟擊后，亮點不會立即消失而要保留一段余輝時間。余輝時間10μs—1ms為短余輝，1ms—0．1s 為中余輝，0．1s-1s為長余輝，大于1s為極長余輝。一般的示波器配備中余輝示波管，高頻示波器選用短余輝，低頻示波器選用長余輝。在余輝效應的作用下，波形軌跡上每一點的亮度，和被轟擊的次數（頻度）成正比關系。因此，模擬實時示波器顯示的波形，不僅有時間和幅度的信息，還能以亮度等級表示信號出現概率的信息，非常有利于觀測。

但是在另一方面，熒光物質發光的這一特性也帶來了一個問題：轟擊次數過少的軌跡的亮度會很低，甚至根本無法觀測到。所以模擬示波器比較適合于重復信號（如連續正弦波）或者有重復特性的信號（如模擬視頻信號）。而對單次信號（如單個脈沖或偶發故障）的觀測能力非常有限。

總結起來，模擬實時示波器有以下幾點主要優點：實時性強、波形捕獲概率高、直觀的三維（時間、幅度和信號出現概率）顯示方式。缺點主要在于：無法存儲數據、分析能力有限、對低概率事件捕獲能力不足、觸發簡單、預觸發延時不足和帶寬提升困難（從前端放大器到CRT必須同時提升）等。隨著數字化運動的興起和越來越多的單次信號測量需求，模擬示波器這些缺點使其漸漸不再能滿足測試需求，所以從上世紀80年代開始，主流的示波器廠家均漸漸轉向數字示波器的研發和生產。

第一代數字示波器現在被稱為數字存儲示波器（DSO），使用串行的工作結構。原理框圖如下：

圖2: 數字存儲示波器結構簡圖

數字存儲示波器使用了ADC采樣的方式，所以被測的模擬波形最終可以以數據的格式存儲。當然，數字化的數據還可以方便地進行自動測量、頻譜分析、數學計算或者其它高級分析。所以數字示波器特別適于單次信號的采集和分析，這是一個很大的突破。

另外一方面，數字存儲示波器在ADC以后就是全數字化處理，所以帶寬的提升僅受限于可變增益的前置放大器帶寬和ADC的速率。隨著技術的進步，現在，泰克 TDS6154C是業界真實模擬代寬最高的數字存儲示波器，達到12.5GHz(3dB)。由于超高高帶寬示波器系統設計中，寬帶放大器是其中的核心部分，目前的主流設計都采用每一個通道獨立的硬件放大器設計方法，這樣保證每一個通道的性能沒有限制。當每一個通道放大器的設計帶寬不足時，有些示波器通過DBI技術利用示波器每一個通道6GHZ的低帶寬放大器在不同的頻段“拼接”在一起，在某一個通道上達到超過6GHZ的帶寬，例如3個通道的6GHZ頻段“拼接”后達到18GHZ帶寬。從DBI技術實現的方法可以明顯看出它的優點和相應的缺陷，最明顯的優勢是利用多通道的低帶寬合并為單通道超過10GHZ的高帶寬，在示波器設計中成本最高的放大器和ADC均采用低速設計，非常有利于控制成本。由于DBI技術本質上首先經過將信號頻率分配到不同的通道，通過相對低速的ADC進行采樣，最后通過DSP技術將這些包含不同分量的頻率數字“拼接”，它會導致以下幾個限制。