隔離式ADC架構(gòu)利用分流電阻進(jìn)行三相電能計(jì)量
加入技術(shù)交流群
圖3. 具有分流電阻、獨(dú)立電源和隔離通信的三相電表
理想情況下，所有相電流和電壓都應(yīng)同步采樣，以便利用瞬時值進(jìn)行全面的三相分析。但是，各相的ADC讀數(shù)完全獨(dú)立，因?yàn)椴淮嬖贏DC同步。這是這種架構(gòu)的第一個局限。使用電流互感器或羅氏線圈的電表則不存在這種問題，因?yàn)樗鼈兛梢允褂靡粋€計(jì)量模擬前端(AFE)來同時讀取所有相電流和電壓。
這種架構(gòu)的另一個問題是高器件數(shù)：一個MCU、三個ADC、三個多通道數(shù)據(jù)隔離器以及四個電源。使用CT的電表不存在這個問題，因?yàn)殡娐钒逋ǔ＞哂幸粋€MCU、一個計(jì)量AFE和一個電源。
那么，如何構(gòu)建一款具有分流電阻的優(yōu)勢，器件數(shù)對于這種架構(gòu)而言最少(即一個MCU、一個電源和三個ADC)，并且能對所有相電流和電壓同步采樣的電表呢？
隔離式ADC架構(gòu)
答案是構(gòu)建一種集成至少兩個ADC、一個隔離式DC-DC轉(zhuǎn)換器和數(shù)據(jù)隔離器，并能使屬于不同芯片的ADC同步采樣數(shù)據(jù)的芯片(圖4)。MCU的電源VDD也為此芯片供電。采用芯片級變壓器技術(shù)的隔離式DC-DC轉(zhuǎn)換器為ADC的第一級提供隔離電源。一個ADC檢測分流電阻上的電壓，另一個ADC利用分壓器檢測相至零線電壓。由分流電阻極點(diǎn)之一所確定的地就是芯片隔離側(cè)的地。ADC為sigma-delta型，僅第一級放在芯片的隔離側(cè)。第一級輸出的位流經(jīng)過芯片級變壓器，后者是隔離數(shù)據(jù)通信通道的一部分。芯片的非隔離側(cè)收到位流，濾波后將其變?yōu)?4位字，然后通過SPI串行端口提供給外部。
芯片級變壓器技術(shù)對這種新型ADC架構(gòu)的貢獻(xiàn)最大。與光耦合器相比，ADI公司獲得專利的iCoupler數(shù)字隔離器更可靠、尺寸更小、功耗更低、通信速度更快、時序精度更佳。但這還不夠。隔離式sigma-delta調(diào)制器上市已久，采用光耦合器或芯片級變壓器。芯片級變壓器技術(shù)的最重要貢獻(xiàn)是伴隨isoPower隔離式DC-DC轉(zhuǎn)換器，它可以與ADC、數(shù)字模塊、隔離數(shù)據(jù)通道一同集成到一個表貼薄型封裝中。
圖4. 新型ADC架構(gòu)包括雙通道ADC、數(shù)據(jù)隔離和一個隔離式DC-DC轉(zhuǎn)換器
信息利用極高頻PWM脈沖傳輸?shù)礁綦x柵另一側(cè)。由此產(chǎn)生的高頻電流會在電路板中傳播，引起邊沿和偶極子輻射。隔離式DC-DC轉(zhuǎn)換器的負(fù)載僅由sigma-delta ADC的第一級構(gòu)成，其幅度是已知的。因此，線圈是針對已知負(fù)載進(jìn)行設(shè)計(jì)，從而可以降低一般與DC-DC轉(zhuǎn)換器相關(guān)的輻射，并且無需四層電路板。使用這種架構(gòu)的IC時，電表制造商可以使用兩層電路板，并通過所需的CISPR 22 Class B標(biāo)準(zhǔn)。
為使與MCU的接口盡可能簡單，芯片的數(shù)字模塊對來自第一級的位流進(jìn)行濾波，并通過簡單的從機(jī)SPI串行端口提供24位ADC輸出。電表每一相都有一個隔離式ADC，因此獲得一致ADC輸出的挑戰(zhàn)仍未解決。如果采用同一時鐘工作，則所有相上的ADC第一級可以在同一時刻采樣。如果圖4中的CLKIN信號產(chǎn)生自MCU，則這很容易實(shí)現(xiàn)。另一個方案是使用一個晶振為一個芯片產(chǎn)生時鐘，然后利用緩沖CLKOUT信號為所有其它隔離式ADC提供時鐘。控制所有隔離式ADC以在同一時刻產(chǎn)生ADC輸出。現(xiàn)在，電表就能利用分流電阻檢測電流，執(zhí)行精確、全面的三相分析。
圖5顯示一款采用三個隔離式ADC的三相電表。該電表僅有一個電源為MCU和隔離式ADC供電。MCU利用SPI接口從各IC讀取ADC輸出。
評論