一種基于ARM的低功耗語音去噪系統設計方案

　　3 系統整體框架

　　語音信號頻率范圍為300~3400Hz，根據奈奎斯特采樣定理，采樣率至少為信號頻率的兩倍時，信號才能被不失真采集。在本系統中，采樣率是通過 LPC1756內部的32位高精度定時器模塊來控制，每間隔125μs對A/D轉換結果進行一次讀數，即采樣率設定為8 000 Hz，讀取的數據通過DMA模塊傳輸至預處理地址中，這樣提高了CPU的處理效率。同理，為了保證輸入輸出的同步性，在定時器中斷函數里，每采集一個信號 點，就必須輸出一個信號點。為了提高CPU利用率，去噪后的語音信號也是通過DMA通道傳輸。在信號的采集與輸出端，均通過放大濾波電路，都是為了提高語 音信號的信噪比。在濾波電路中，截止頻率設定為4 000 Hz.其實物的PCB布線如圖3所示。

　　4 系統測試結果

　　在上述設計的條件下，輸入電壓為26 V(DC)的情況下，系統正常工作時，所耗電流為20 mA，滿足低功耗的要求。對系統去噪效果進行主觀試聽，分別試聽了0 dB、3 dB、5 dB、10 dB和20 dB情況下帶噪語音經過系統后的去噪效果，聽者都認為系統的去噪效果良好，有較好的語音自然度和清晰度。

　　3dB帶噪語音去噪前后示波器對比圖如圖4所示。

　　如圖4所示，示波器上通道1(上半部分)顯示的是去噪后的語音信號，通道2(下半部分)顯示的是去噪前的3dB帶噪語音信號。

　　5 結束語

　　文中基于ARM處理器，設計出了具有低功耗的語音去噪系統。用C語言編程將譜減算法成功移植到 ARM平臺上，并且效果較好。譜減算法在語音去噪應用中非常成 熟，因此本文著重介紹了該系統的硬件設計，與傳統的基于DSP的系統設計相比，大大降低了系統功耗和成本，為以后的低功耗和高性價比系統設計提供了一種很 好的思路和方法。