基于DSP+FPGA的WCDMA系統基帶發送實現方案
加入技術交流群
Wmax=9600bits。
根據3GGP協議TS25.212V2.2.0規定的下行數據基帶處理流程(圖1所示)，并按固定位置復用的方式進行處理，每個數據比特須經過最多10個環節的處理過程，分別是：
估算平均每環節上每比特的處理要求8條指令。則10ms內必須完成的處理指令數是：9600×10×8=768000條。對應的處理能力要求是76.8MIPS。
●消息處理：包含消息的解釋、對應控制參數的計算、發給對應的處理FPGA。估計需求不超過一條承載64Kbps業務的無線信道的基帶數據處理的需求。
綜合考慮上述兩個方面，則整個基帶數據處理的等效需求是：
(9600+2400)×10×8/10ms=96MIPS
以TMS320C5410為例，其內部工作時鐘頻率高達100MHz，運算速度達100MIPS。基于C的軟件開發環境和匯編級并行處理的優化程序，優化后的并行執行效率一般為80%，等效的處理能力為80MIPS。可見，若將整個基帶數據處理交給該DSP芯片完成，其處理能力無法滿足整個處理單元的需求。因此，在基帶處理的實現方案中，數據量小的業務，如隨路信令，AMR語音業務可由DSP處理；而數據量大的業務，如64Kbps、144Kbps和384Kbps速率的業務，大部分處理環節由FPGA完成。具體實現如下：
●DSP作為主控單元，完成數據提取、消息解析和部分的基帶數據處理功能，如第二次交織和成幀等；
●FPGA則在DSP的調度下完成基帶數據處理環節中大部分比較耗時的處理功能，如：CRC校驗、編碼、速率適配等。
在384Kbps業務信道加隨路信令的處理中，384bpsK業務數據由DSP通過同步高速接口以DMA方式遞交給FPGA，在FPGA中處理；而隨路信令因其數據量小，在FPGA處理384Kbps業務數據時，隨路信令數據在DSP中同時處理。此方法減少了數據處理時間，提高了處理速度。
結語
本文在分析WCDMA系統因傳輸不同速率和QoS要求的多種業務而帶來的系統復雜度和數據處理延時的基礎上，著重介紹了作為一個較好的軟硬件結合的設計方案，DSP+FPGA結構在基站分系統的發送單元實現中的具體應用。該硬件電路的實際測試表明，該結構不僅在高速率業務的處理時延上符合規范要求，而且對不同類型的業務處理有較強的適應能力，滿足了WCDMA系統對多媒體業務傳輸的支持。本文引用地址：http://www.104case.com/article/241692.htm
評論