基于USB接口的水量數據采集系統的設計與實現

圖3 AN2135SC與FPCA接口示意圖

3.3 FPGA的獨特配置方案

FPGA芯片是一種基于SRAM工藝制作的可編程器件，其編程數據存儲于器件的SRAM存儲器內。這是一種易失性的存儲器，在系統掉電時，FPGA芯片中的邏輯將會丟失，芯片功能隨即消失，上電后需要重新對其進行配置。利用此功能可以靈活地改變FPGA芯片中的邏輯結構。這是一種動態配置過程，這種方式稱為ICR方式（in circuit reconfigurable）。

本系統中對FPGA的配置采用PS（passive serial，即被動串行）方式。通常采用的是以下兩種配置方法：配置數據來自于ALTERA公司生產的串行配制器件或系統控制器，如 等，系統上電時可對ACEX1K系列芯片進行配置；配置邏輯也可以通過ALTERA公司生產的Master Blaster、Byte Blaster MV或Bitblaster下載電纜進行手工下載。但是前者會增加系統的成本，而后者又很不方便。

上面的程序給出了這一次讀過程中讀地址指針的變化情況。隨著讀地址指針的變化，緩沖器中的數據順次輸出到數據總線D[7…0>上去。程序中 …0>為緩沖器的讀地址指針， …0>是緩沖器的輸出端口， … 是 芯片的數據總線 … 。

3.5 功能的實現

在 芯片與 芯片進行數據傳輸的同時，雙方需要一些握手信號來協調傳輸過程。為此，我們選擇了 芯片中的 總線主控制器作為 端口，用來傳輸一些必要的控制和狀態信息。

為了與 芯片中的 總線主控制器配合工作，我們在 芯片中編寫了一個 總線從模塊，使得 總線上的數據傳輸能夠順利進行。根據 總線傳輸規范，我們設定了一個狀態機 ，它共有如下7個狀態： 。圖6給出了此狀態機的狀態圖。

圖6 總線狀態機流程圖

由圖6可以看出，在開始條件（ 產生后， 由空閑（ 狀態進入地址狀態（ 。我們在 中指定了兩個寄存器用于存儲從 總線上發送來的控制信號和將要發送到 總線上的狀態信號，它們分別是控制寄存器 ‥0 和狀態寄存器 ‥0 ，這兩個寄存器地址的高4位均為“1110“。同樣，我們可以把1 芯片中所有由 總線尋址的寄存器的高4位地址都設定為“1110”。如圖6所示， 總線在地址期內發送的高位地址只有為“1110”時，1 才會產生響應。這樣做的好處是便于擴充其它 總線設備。

總線在地址期內發送的最低地址用于指定隨后的數據傳輸是主要設備讀還是主設備寫，高電平表示主設備讀，低電平表示主設備寫。讀寫狀態轉換如圖6所示。因此，8位地址中可以用作尋址 端口的地址位為 ‥ 。

4 結束語

本文介紹了數據通信解決方案中數據傳輸通道和 功能的實現。實驗證明，兩個模塊配合工作即可實現數據的正常傳輸,從而順利地將 轉換器的輸出信號經 總線傳送到上位機去。這個解決方案基于 總線設計并且結合 來進行控制，充分利用了 總線數據傳輸速率高、 設備可熱插撥等功能和 速度快、效率高、配置靈活的特點。經實踐證明，它是一個功能完備、高效穩定的解決方案。