基于FPGA的以太網MII接口擴展設計與實現

引言

傳統以PC為中心的互聯網應用現已開始轉向以嵌入式設備為中心。據網絡專家預測，將來在互聯網上傳輸的信息中，有70%來自小型嵌入式系統，因此，對嵌入式系統接入因特網的研究是有必要的。目前有兩種方法可以實現單片機系統接入因特網：一種方法是利用NIC (網絡控制/網卡)實現網絡接口，由單片機來提供所需的網絡協議；另外一種方法是利用具有網絡協議棧結構的芯片和PHY(物理層的接收器)來實現網絡接口，主控制器只負責往協議棧結構芯片的某個寄存器里放上適當的數據。與此同時，用FPGA實現單片機系統接入因特網的方法也日益受到人們的重視。本文提出采用FPGA實現網絡協議棧，介紹100M以太網MII接口協議的硬件實現方法，其中的奇偶模塊分頻器和異步FIFO等通用器件在日常中也很有應用價值。

以太網MII接口協議

IEEE802協議標準系列中,數據鏈路層包括LLC (邏輯鏈路控制)子層和MAC (媒體訪問控制)子層。其中MAC單獨作為一個子層,完成數據幀的封裝、解封、發送和接收功能。物理層PHY的結構隨著傳輸速率的不同而有一定差異，在100M和1000M以太網中，依次為PCS子層、PMA子層和PMD子層。MII接口是連接數據鏈路層和物理層的接口，因為本設計中以太網速率采用100Mb/s，所以MII接口實際連接的是MAC子層和PCS子層。根據協議，要求MII接口具有的功能有：數據和幀分隔符的讀寫時鐘同步，提供獨立的讀寫數據通道，為MAC層和PCS層提供相應的管理信號，以及支持全雙工模式。

擴展MII接口功能及其

FPGA實現

由于100M以太網的物理層采用4b/5b編碼，為了擴展MII接口的功能，要求其能夠實現直接物理層5位數據和MAC層8位數據的發送接收傳輸轉換。即把從MAC子層用于發送的數據和從PHY用于接收的數據存入數據緩沖FIFO，同時要求MII接口將從PHY傳來的信號COL、CRS轉為信號Carrier和Collision，并提供給MAC子層用于載波監聽和沖突檢測，以及發送和接收時的時鐘、使能、錯誤位信號的傳送。擴展功能后的MII接口硬件結構框圖如圖1所示，由4b/5b編解碼器、控制信號與4位/8位轉換、分頻器及雙口FIFO 4個模塊組成，而且能夠同時支持半雙工和全雙工模式。

在設計過程中，為了考慮測試和支持多種速率傳輸的需要，要求設計帶有分頻參數的可實現奇偶分頻的分頻器和支持能夠同時進行讀寫操作和異步讀寫時鐘的FIFO。這是MII接口設計中的難點,本身也具有很高的實用價值。