PXI模塊觸發總線接口的CPLD實現

pxi是pci extensiON for inSTrumentation的縮寫，是為了將pci總線擴展到測試儀器領域而推出的以pci計算機局部總線為基礎的模塊儀器結構。pxi相對于cpci系統的一個重要特點是定義了8根觸發總線，這可以實現系統中各模塊間的同步和通信。

pxi觸發總線規范

pxi總線規范(pxi hardware specification)的內容根據強制性的強弱，被分為三個等級，分別是：第一級是定則，第二級是推薦，第三級是容許。根據pxi硬件規范的要求，本觸發總線接口的設計實現了規范中所定義的如下定則和推薦。

定則1：上電復位時，pxi_trig[0:7]驅動線及驅動源必須保持為高阻狀態，直到由軟件配置為輸入或者輸出。

定則2：pxi_trg[7：0]的i/o緩沖器應當遵循如表1所示的直流(dc)協議。

推薦1：接受或者發送觸發信號的模塊應該跟系統中別的7個模塊互連，任何一個模塊都可以作為觸發信號的發送或者接受端。

推薦2：在觸發應用中，如果一個模塊接入某觸發總線的子系統中，則它應該跟背板的pxi_star和pxi_trg[0:n-2]管腳相連，這里n是觸發總線的數目，第n－1根總線一般用來傳輸時鐘信號。

推薦3：為了避免輸入浮置，pxi模塊的接口各觸發總線輸入端可以接一上拉電阻對其進行上拉。

推薦4：觸發總線上的電平有可能是中間電平(volvvoh),為了避免電平處于中間電平波動時帶來的誤觸發，觸發信號的產生應當由施密特觸發器來實現。