車載GPS導航系統設計

當GPS採用差分定位（DGPS）的輔助定位模式，如美國的WAAS或歐洲的EGNOS系統時，則需輸出RTCM或NTRIP 1.0的協定格式。此外，由于不同的接收機所提供的原始資料格式通常會不同，當有需要針對不同型號接收機收集的資料進行統一處理，就必須建立 GPS 通用資料交換格式，目前業界普遍採用的格式為RINEX。

GPS硬體架構選擇要領
綜上所述，一部車載GPS的硬體系統架構中，主要的單元包括天線、RF前端、基頻/相關器、處理器核心，此外，還包括記憶體、匯流排介面。這些單元可以採離散式（discrete）的作法來提高設計上的彈性，也能採整合式的策略，將多個單元整合為一顆系統單晶片（SoC）、單封裝（SiP）或模組，以降低設計的難度及成本。

當系統工程師在進行設計時，必須在效能、成本與彈性三大評量要件中進行選擇。以效能來說，GPS接收器的效能指標有四項，分別是：準確性（Position accuracy）、靈敏度（Sensitivity）、第一次定位時間（Time to first fix，TTFF）及通道數量（channel number）。當這四項效能指標都要求達到最高時，就必須強調接收器的處理器效能、相關器通道數量、記憶體容量及高速的對外連結介面，如此一來，產品的成本自然會大幅提升，這時大眾市場未必能夠接受，因此往往必須做一些必要的妥協。

目前的技術已能將GPS接收器架構中的射頻及基頻整合在一起，而高整合度的產品能提供更佳的成本效益。以ST的STA2056為例，它將基頻與射頻功能整合于小型的QFN-68封裝之中。它在基頻部分採用ARM7TDMI為核心，時脈可高達66MHz；在射頻部分為主動天線系統，含有易與被動天線連接的介面；此外，它還內建ROM及SRAM記憶體。由于只需要用到少數的外部元件，因此能降低總體物料（BOM）成本；其小尺寸能讓產品設計更為輕薄短小，而且具有低功耗的優勢；不僅如此，此類整合性產品也讓工程師省下調校射頻與基頻整合的研究心力，能加速產品上市時間。其架構請參考（圖二）。
　

圖二. 具成本效益的GPS接收器架構，以STA2056為例
　

如果強調設計上的彈性，通常會選擇射頻與基頻分離的方案，在基頻元件方面還會嵌入Flash的記憶體，并支援較豐富的匯流排介面。以ST的STA2058為例，它整合了32位元微處理器ARM7TDMI和一個嵌入式快閃記憶體（embedded flash），并廣泛支援CAN、SPI、UART、I2C、USB等介面，以及RTCA-SC159／WAAS／EGNOS等GPS系統。此外，STA2058EX更擁有外接記憶體介面，可以用作遠端資訊處理服務平臺，允許免黏接邏輯（glueless）而與外部裝置（如：GSM/GPRS模組、晶片卡、音頻功能DSP）相連，非常適用于車輛應用。其架構請參考（圖三）。
　

圖三. 具彈性的GPS接收器架構，以STA2058為例