FAQ-Virtex-7HT常見問題解答

　　1. 賽靈思將發布內容是什么?

　　賽靈思將發布 Virtex-7 HT FPGA，該產品在單片 FPGA 中集成了業界最多數量的串行收發器—16個 28Gbps 和72個 13.1Gbps 串行收發器，能夠滿足 100Gbps 和 400Gbps 帶寬應用的需要。如欲觀看賽靈思 28Gbps 收發器的演示視頻，請訪問：http://www.xilinx.com/cn/28gbps。 在該視頻中，信號完整性專家 Howard Johnson 博士對 Virtex-7 HT FPGA 的 28Gbps GTZ 收發器芯片進行了演示，該芯片可用于新一代 100G-400G 應用。該演示采用實際的 PRBS31 模式，重點介紹了連接新一代 CFP2 光纖模塊所需的超廣視角和抖動性能。

　　2. 是什么因素推動了賽靈思28Gbps收發器FPGA解決方案的推出?

　　思科預計，2014 年全球 IP 流量將在 2009 年的基礎上增長四倍，達到每月 64 EB，而 2009 年的月流量約為 15 EB。到 2014 年，全球年 IP 流量將達到近 0.75 ZB(767 EB)。一個ZB等于一萬億GB(供參考： 1B=8bit， ，1KB=103B，1MB=106 ，1GB=09B，1TB=1012B，1PB=1015B拍字節約等于 1015 字節，1EB=B1018艾字節約等于 1018 字節，1ZB=1021B或 1,000,000,000,000,000,000,000 字節。

　　為了緊跟這一發展趨勢，通信設備廠商正在設計新一代 100 – 400Gbps 系統，以便在不擴大外型或功耗預算的情況下最大限度地提高面板帶寬密度。由于通信行業正致力于將接口速率從 10Gbps 提高到 28Gbps 以支持更高帶寬，因此，面向芯片到光纖、芯片到背板以及芯片到芯片接口的抖動預算需求已變得極其嚴格，這些和功耗一起，均成為賽靈思 Virtex-7 HT 器件開發中的重點。

　　3. 針對28Gbps 收發器有哪些高速協議?

　　需要 28Gbps 收發器支持的現有協議包括 IEEE 802.3.ba、25Gbps Infiniband、32Gbps Infiniband、OIF/CEI 28G-SR、OIF/CEI 28G-VSR 以及其它正在制定的協議。

　　4. Virtex-7 HT FPGA 支持哪些市場領域和應用?

　　Virtex-7 HT 系列的功能組合支持廣泛的應用，例如：從包含 290,000 個邏輯單元的低成本 100G“智能變速箱”芯片到包含 870,000 個邏輯單元的全球首款 400Gbps FPGA，應用涵括100Gbps、2 x 100Gbps 或 400Gbps 接口、高效連接、基于 3Gbps 或 6Gbps 的傳統系統端接口和 10Gbps ASIC 及 ASSP 芯片等。

　　這意味著 Virtex-7 FPGA 可用于多種應用，例如：支持 OTU-4(光傳輸單元)轉發器和復用轉發器的 100Gbps 線路卡、低成本 120Gbps 包處理線路卡、400Gbps 以太網線路卡、面向基站和遠程無線電前端的19.6Gbps CPRI(通用公共無線電接口)以及 100Gbps 和 400Gpbs 測試設備。

　　包括雷達陣列以及偵察機在內的航空航天和軍用產品應用，還要求28Gbps 收發器提供更高的性能。如欲詳細了解基于 Virtex-7 HT FPGA 的應用，請訪問：http://www.xilinx.com/cn/28gbps，查看賽靈思白皮書《Virtex-7 HT FPGA 提供行業最高帶寬并支持所有主流的串行、光傳輸和背板協議》。

　　5. Virtex-7 HT FPGA 相對于其它競爭產品具有哪些優勢?

　　· 更高帶寬：在單一 FPGA 設備上集成了 4 倍于對手的 28Gbps 收發器和72個 13.1Gbps 收發器，因此其性能是其它可編程解決方案的 2.7 倍，并且可提供 2.8Tbps 的雙向帶寬，而競爭對手的雙向帶寬僅為 1Tbps。

　　· 更低抖動：在車載測試中，串行收發器技術在 PRBS-31bps 模式下實現了 28Gbps 的傳輸速率，同時保持低低抖動性，符合 OIF CEI28G 規范。

　　· 更低噪音：專有架構可將模擬和數字電路之間的噪音耦合減少 5-10db。

　　6. 客戶在其應用中是否真的需要16個 28Gbps 收發器?

　　是的，開發 400Gbps 線路卡的客戶希望部署能夠在輸入端支持 16 x 28Gbps 帶寬的單芯片解決方案，以便連接四個 400Gbps CFP2 光纖模塊，從而實現最佳的系統功耗密度。 這些系統還需要能夠在 48 和 72 個 10.3125Gbps 收發器之間以 200Gbps 或 400Gbps 速率連接多個 NPU 或 ASIC 的接口。為了給 Virtex-7 HT FPGA提供 16x28Gbps 的帶寬，賽靈思還為器件提供 4 或 8 個 28Gbps 收發器，以支持 100Gbps 和 2 x 100Gbps 應用。

　　7. Designs? 客戶為何不能只是簡單地將兩個或更多 FPGA 互連在一起以實現更大規模的設計?

　　這種方法具有三處缺陷：可用的 I/O 端口非常有限，不足以連接那些必須在分段設計中 FPGA 之間傳輸信號所組成的復雜網絡，并且不足以將 FPGA 連接至系統的其它組件;FPGA 之間的信號延遲會制約性能;使用標準設備 I/O 在多個 FPGA 之間創建邏輯連接會產生不必要的功耗。

　　8. 賽靈思 Virtex-7 HT FPGA 軟件何時上市?

　　支持 Virtex-7 系列的 ISE® Design Suite 軟件工具于今日上市。支持 Virtex-7 HT 的公共軟件將于 2011 年下半年上市。

　　9. 賽靈思 Virtex-7 HT FPGA 將于何時開始供貨?

　　. 首批器件將于 2012 年上半年上市。

　　10. 客戶可從何處獲得與 Virtex-7 HT FPGA 有關的更多信息?