基于FPGA的監測數字示波器設計

2.4 數字波形數據存儲及波形輸出

FPGA雙口RAM(Dual RAM)數據輸出控制可采用多種模式：存滿輸出模式、定時輸出模式和波形參數觸發模式，可用串口指令控制各模式間切換。存儲滿模式工作原理為Dual RAM存儲1 024點數據和串口輸出數據交替工作，每存儲滿一次數據就通過串口輸出數據，串口輸出完數據后重新采集和存儲數據;定時輸出為Dual RAM存儲1 024采樣點數據，存儲滿后待定時信號，設定每幾秒輸出一次波形數據;脈沖波形參數觸發模式類似于通用數字存儲示波器的輸出觸發模式，在波形數據寫入RAM前對波形參數(如脈沖幅值、脈沖形狀、脈沖寬度等)數據進行提取，當波形參數在需要的范圍時，FPGA輸出數字波形，該模式可以采集并輸出指定參數的脈沖信號，可以對核爆炸的光輻射、電磁脈沖、沖擊波、放射線沾染等各種效應信號波形進行錄制、回放和精確分析，從而實現核爆的自動監測和識別。

3 對核脈沖信號進行測試分析

利用示波器可對核爆炸γ射線、光輻射、沖擊波等傳感器信號進行波形存儲，通過存儲信號特征參數判斷核爆炸方式。示波器采集的NaI(T1)探測器經成形后的近高斯核脈沖信號如圖5所示。將脈沖數字波形用OREC譜分析軟件進行分析，由于輸出的值是數字多道工作的實際值，比用通用示波器更準確，可進行更準確的分析。

?

?

脈沖波形形狀：圖5所示波形和通用數字示波器輸出波形一致，為近高斯波形，圖像更清晰，是判斷成形電路信號成形質量的重要依據。該波形測量方法是在強輻射環境下觀察和分析脈沖堆積的很有效方法及堆積判棄處理的重要依據。從圖5還可看出，脈沖波形下沖偏大，需對探頭放大成形電路進行調節，減小高斯成形電路的下沖。可根據脈沖的形狀(混疊情況)初步判斷放射源的強弱。圖5所示，波形為示波器連續采得兩個核脈沖信號。波形圖中若測得脈沖波形密集，或出現脈沖重疊，則說明源較強;若脈沖稀疏，則源較弱。

基線值測量：該數值是探頭放大成形電路調節和數字多道基線扣除的重要依據。圖5中可讀出基線均值為1 072，基線值的范圍是1 069～1 074，波動大小為5，本次測量波形基線值偏大，需要對探頭進行調節或在數字多道中對基線值進行扣除。

脈沖寬度測量：該值是抗干擾設計和基于脈寬測量反堆積的重要依據。可讀出正脈沖(高于基線均值的取樣點)共約125左右個取樣點，脈寬為2.5μs，可以計算出核脈沖成形的寬度。如果脈沖寬度過小，則可能是干擾信號;過大可能是脈沖堆積信號。

脈沖幅值測量：該值是數字多道脈沖幅度分析器設計最重要的數據。可讀出兩個脈沖數字波形的最大值分別為1 384和1 381，扣除基線值后幅值為312和309;最大值左、右兩個采樣點的值與峰值差值也小于基線波動值，說明在該采樣頻率下，用逐點比較冒泡法提取幅度值是可靠的。脈沖幅度大小可基本看出射線的能量，從測量看出，幅值為312，對應為312道，通過數字多道能譜分析，其能量約660 keV，和波形測試用的放射源一致。所以從波形的幅度規律，可大致看出放射源主要是什么核素。

脈沖幅值時間測量：可讀出在脈沖到來后的第66個采樣點獲取最大值。

噪聲測量及抗噪處理：從圖5波形還可看出，信號中存在一定的噪聲，所以在數字多道處理時，可用DSPIP核對脈沖波形進行數字平滑處理，同時可通過設定一定的噪聲容限，幅值低于噪聲容限的都看作噪聲，高于噪聲容限的信號才可能是有效信號，對數字多道進行抗干擾處理。

脈沖波形和幅度譜比較分析：由圖5信號源高斯波形代替核脈沖信號，可用該示波器的波形圖和幅度譜圖對比，比較脈沖幅度和幅度譜數據，可以對數字多道能譜儀的準確性進行測試驗證。

4 結語

總之，利用基于FPGA的數字示波器，能很好地顯示、存儲和分析核信號，是核儀器的重要技術之一，有較大的使用價值。該設計利用VHDL對FPGA進行編程，并在編程中廣泛采用并行和流水線技術，實現了信號高速處理;利用Block RAM定制雙口RAM存儲波形數據，大大節約了邏輯資源的使用。