降低電容效應應對高頻率運作技巧探討

　　如何降低變壓器中間繞組電容效應

　　有鑒于設計人員在設計高匝數比的低功率返馳式轉換器時，時常遇到中間繞組電容的問題。本文將探討降低電容效應以達到高頻率運作的技巧。

　　圖1顯示出現問題的電路。對于這個變壓器，首先應處理二次側與一次側之間的高匝數比（40：1）。變壓器分配來自二次側接地繞組的電容。二次側的高電壓切換造成電流流入此電容，再反向反應到一次側。一次側出現的有效電容，是二次側分佈的電容乘以匝數比平方的乘積。例如，20pF的分配電容乘以1600。這也是一次側的32nF電容，產生明顯的損耗。例如，在100kHz下，對于12V輸入，電容造成的耗損在4W電源供應中幾乎等于1W。這個電容使汲極電壓在電源FET關閉時變慢，因此沒有負載週期，導致MOSFET開啟時觸發錯誤的電流限制。

　　若要降低流經電容的電流，要訣是將變壓器閘數比降至最低，并且將變壓器的電壓降至最低。有許多方法可以將電壓降至最低。一般而言，在這些高電壓電路中，繞組纏繞于分層中。如果有兩個分層，終點和起點都在線軸的同一側，則第一圈和最后一圈會出現兩者之間完整的繞組電壓。降低各圈之間梯度的其中一種方法是多層連續繞組（bank winding）。圖2顯示電線的纏繞方式。這種方法可限制相鄰繞組之間的電壓，使電容大幅降低。分離式線軸的區段繞組也是這種方法的延伸。

　　如果變壓器電容仍會造成問題，有一些電路設計技巧可以避免。圖3顯示其中一個範例。在這個設計中，二次側經過分割，僅提供圖1的二次側一半的電壓，并且針對各個輸出將分割的二次側相互串聯。下半部電壓繞組的平均AC電壓維持相同，而上半部繞組的平均AC電壓則減少66％。這種方法可以將有效的變壓器電容減少大約一半，而且可延伸到更高電壓的其他區段。

　　總而言之，變壓器匝數比較大時，中間繞組電容會造成問題，尤其是耗損佔負載功率極大部份的低功率轉換器。低電容變壓器設計的要訣是將閘數比降至最低，并且將相鄰繞組的電壓降至最低，透過多層連續繞組或區段繞組可完成。抑或設計人員也可以分割繞組，并加入整流器及濾波器，將電容進一步降低，有效電容將按照區段數降低。例如，四個區段會減少四倍的電容。