電源管理：滿足復雜DC-DC功率轉換要求

在測試測量設備或嵌入式計算等工業應用中，嵌入式DC-DC轉換器的系統架構可能相當復雜，在輸出電壓和電流、紋波、EMI及上電順序等許多不同方面都有相關要求。本文主要探討了DC-DC應用中轉換器功率級選擇的影響。

先進嵌入式DC-DC轉換器的要求

許多工業系統，如測試測量設備，都需要嵌入式DC-DC轉換器，是因為這些應用所需的計算能力日益增加。這種計算能力由DSP、FPGA、數字ASIC和微控制器提供，而得益于工藝幾何尺寸的日益縮小，該類器件在不斷的進步。另一方面，這也帶來了三大要求：第一，電源電壓越來越低（當然，還有容許的電壓紋波和負載變化）；其次，電源電流逐漸變大；第三，這些IC通常需要為內核和I/O結構以準確的順序提供單獨的電壓，以避免閂鎖現象的發生。

嵌入式DC-DC轉換器必須具有出色的效率。這類轉換器的可用空間很小，對于熱設計尤其具有挑戰性，因為嵌入式轉換器主要依賴PCB上元件周圍的銅面積來改善系統熱阻抗。由于功耗與電流的平方成正比，隨著負載電流的增加，這種情形會更加惡化。因此這時需要低導通阻抗RDSON、低開關損耗的電源開關。不過鑒于器件的導通阻抗RDSON越低，寄生電容乃至開關損耗就越高，最終功耗也越高，故必需進行一定的權衡取舍。嵌入式DC-DC轉換器的另一個主要要求是EMI必需低。這些轉換器產生的噪聲會對周圍的電路造成干擾，因而必須盡可能地小。不過，高速（以降低開關損耗）轉換大電流（若負載所需）不可避免地會產生很大的開關噪聲，包括傳導噪聲和輻射噪聲（主要是磁場）。因此，必需特別關注功率級元件選擇和布局的優化，尤其是在驅動器連接方面。此外，PWM控制拓撲也有一定影響。

舉例來說，采用0.09μm技術的數字IC可能需要1.2V±40mV的電源電壓。根據該DSP的數據表，其電源電流可高達952mA.另一個例子是65nm工藝制造的大尺寸FPGA，1.0V +/-50mV電源電壓、85℃時，需要4.2 A的閑置電源電流。在工作模式下，按照具體配置情況，電流可增至18A，因在高開關頻率下，動態要求非常高。

這些應用中包含多個不同IC相當常見，譬如，由一個較小的微控制器（電源電壓較高時）來負責所有的接口和主機功能，利用一個較大的DSP或專用硬件來執行計算密集型功能。很多時候，還專門使用另有一套電壓要求的高性能A/D轉換器來改善噪聲性能，真正充分利用這些轉換器的分辨率和帶寬。這些趨勢催生出具有眾多相倚關系的復雜的功率管理系統。

模塊化控制提升系統設計

一個應用建議是把DC-DC轉換器盡可能靠近負載放置。這樣做可以把EMI降至最低、減小寬的大電流線跡所占用的板空間，并改進轉換器的動態特性。“分布式”功率管理系統應運而生，在這種系統中，所有轉換器都理想地彼此相連。能夠與其它轉換器在網絡中協同工作的一個控制器例子是FD2004，如圖1的模塊示意圖所示。

FD2004是Digital-DC產品系列的一員，整合了數字環路控制和高集成度功率管理功能。這種控制器及其同系列產品，可通過SMBus （系統管理總線）與主控制器和其它DC-DC轉換器相連接，輕松實現許多不同的功能，如轉換器的系統內配置、上電順序、余量功能（margining）、故障保護以及系統監控。所有這些功能都有助于縮短上市時間，更重要的是，提高系統可靠性。

FD2004可以與外部柵極驅動器（如FD1505）和分立式MOSFET，或是集成了驅動器與MOSFET的單封裝DrMOS產品協同工作。它還可以在獨立式應用中通過電阻來編程—特別地，輸出電壓的最大值由電阻設定，且利用軟件命令設定的電壓最大值不得超過10%以上，以保護負載。在需要較大電流的應用中，如多相轉換器，所選的架構可實現多達8個相位的電流共享，而且可在輸出功率較低時實現切相（phase shedding）來保持高效率。該款控制器基于帶自適應性能算法和環路補償的數字控制環路，支持高達1.4MHz的開關頻率。時鐘同步可協助提升EMI性能。對于同時需要集成式驅動器和分立式外部MOSFET的應用，FD2006也是個不錯的選擇。

對輸出電流較低的系統電壓，集成式DC-DC轉換器值得推薦，此時，PCB面積和易于使用都是最重要的考慮因素。數字轉換器，如FD2106 （6A max），象Digital-DC系列的其它產品一樣具有通信功能，可與分立式MOSFET或基于DrMOS等能提供更大電流的轉換器一起使用。對獨立式應用而言，由于不需要與系統內其它轉換器連接，還可以采用集成式轉換器（如飛兆半導體的FAN2106）。

數字功率管理系統的控制器和轉換器鏈可通過圖形用戶接口來控制，很容易對所有參數和系統性能監控進行修正。這種軟件運行在PC機上，并經由USB接口與控制器連接。當參數全都良好時，它們被儲存在控制器的非易失性存儲器中，這樣PC機就不再需要運行系統了。

如圖2所示的DC-DC功率級可采用不同方式設計，以同時獲得最佳電氣性能和熱性能。

1.帶驅動器和MOSFET的分立式解決方案現在仍在普遍使用。為滿足所有設計要求，現在飛兆半導體提供的采用小尺寸熱性能增強型MLP（QFN）封裝的產品，可獲得高系統性能。MOSFET實現了首先采用MLP封裝（見圖3所示）。其Power56和Power33產品系列采用最新的PowerTrench技術，能夠同時提供超低RDSon和低Qg，從而適用于高開關頻率應用。鍵合技術可減小封裝的電感，提高封裝有限的ID，適用于大電流應用。其低端FET產品組合采用SyncFET集成了肖特基二極管，在實現高開關性能的同時降低了熱耗。

FDMS9600S在一個不對稱的Power56封裝內集成了一個高端FET和一個低端SyncFET，可進一步提高熱性能，并實現小尺寸的緊湊型PCB設計（圖4）。

2.上述帶驅動器和MOSFET的分立式解決方案也備有8x8mm或6x6mm MLP封裝的MCM（多芯片模塊）。這些DrMOS（DriverMOS）產品系列包括8x8mm產品FDMD87xx和6x6mm產品FDMF67xx，可滿足不同的設計要求。而評估板則可協助設計人員熟悉應用，并測試性能以便與分立式解決方案相比較（圖5）。

帶有Power56 MOSFET和SO-8驅動器的分立式解決方案的板卡占位面積在120mm2左右，而MCM只需要64mm2或36mm2.后者模塊中的各個器件經精心挑選并全面優化，相比分立式解決方案其性能更高，熱性能也更好（圖6和圖