混合信號IC──復雜電源管理組件的設計挑戰及解決方案

隨著系統內電源數量的增多，為了確保其安全、經濟、持續和正常的工作，對電源軌進行監測和控制變得非常重要，特別是在使用微處理器時。確定電壓軌是否處于工作范圍內，以及該電壓相對于其它電壓軌是否按照正確的時序上電或斷電，這些對于系統執行的可靠性和安全性來說都是至關重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續至少20ms，以避免組件上電時受到損壞。對于系統的可靠性來說，滿足這樣的時序要求就像要保證組件在規定的電源電壓和溫度范圍內工作一樣至關重要。

同時，電源軌數量也在顯著增加。一些復雜的系統，如LAN(局域網絡)交換機和移動電話基站，線路卡通常會包含10路或更多電壓軌；即使是對成本敏感的消費性系統，如等離子電視，也可能具有多達15路的獨立電壓軌，其中許多電壓軌都需要進行監控和時序控制。在高階系統中，每個DSP組件會需要多達四個獨立的電源。而在更多情況下，單一系統中可能存在著大量的多電源組件，包括FPGA、ASIC、DSP、微處理器和微控制器(以及模擬組件)。

電壓監控和時序控制有時會變得極為復雜，特別是當一個系統必須設計為能夠支持上電時序控制和斷電時序控制，并能夠在工作期間的不同時間點上對不同電源軌上的所有可能故障狀況均產生多種響應時。中心電源管理控制器是解決這個難題的最佳方案。

設計風險與電源數量、組件數量和系統復雜程度成正比，外部因素也會增加風險。例如，如果在初始設計階段沒有完整地定義出主ASIC的特性，那么電源設計工程師必須用硬聯機實現電壓監控閾值和時序控制，但這些都可能會隨著ASIC技術指標的改變而產生變化。故對于任何一個中心電源系統管理器來說，易于調整電源的方法將會是非常有用的。

基本監控

圖1：基于比較器的欠壓檢測，提供通用電源良好輸出，適用于3路電源系統。

圖2：現代電子系統中需要高精密度監控器。

基本時序控制

圖3所示的是如何利用分離組件實現基本的時序控制，此處采用邏輯閾值而不是比較器。12V和5V電源軌是由其它電路產生的。為了確保系統能夠正確工作，必須導入一段時間延遲。這里是透過使用RC電路來緩慢升高與5V電源串聯的N信道FET的閘極電壓而實現的。所選用的RC值可確保FET在達到閾值電壓并導通之前能獲得足夠的延遲時間。這些電壓的上電時間也是利用RC來進行時序控制的。由于RC能驅動每個LDO的EN(使能)接腳，因此無需串聯FET。選定的RC值要確保在EN接腳上的電壓爬升到其閾值之前有足夠的延遲時間(t2,t3)。

圖3：四路電源系統的基本分離式時序控制。

這種簡單、低成本的電源時序控制方法只占用很少的電路板面積，因此適用于多種應用。這種方法適合于成本是主要考慮因素、時序要求很簡單，且時序控制電路的精確性不是十分重要的系統。

但許多情況下需要比RC延遲電路更高的精確性。此外，這種簡單的解決方案也不允許以結構化的方法處理故障(例如，一個5V電源失效最終將影響到其它電源軌)。

圖4：使用監控IC對四路電源系統進行時序控制。

整合的電源系統管理

有些系統具有許多電源軌，采用這種使用大量IC，并利用電阻和電容來設置時序和閾值電平的分離解決方案會變得過于復雜、成本過高，且不能提供適當的性能。

具有八路電壓軌的系統會需要復雜的上電時序控制。每路電壓軌都要監控，以免出現欠壓或過壓故障。產生故障時，根據故障機制，需要切斷所有電源電壓，或初始化電源切斷時序。此外，必須根據控制訊號的狀態采取相應措施，并根據電源的狀態產生標志位。在具有四路或更多電源的系統中，使用集中式組件來管理電源比較可取。圖5所示的是采用這種方法的一個例子。

圖5：打印機應用中的上電與斷電時序。

集中式監測和時序控制

通常，系統中包含的電源數量越多，系統就越復雜，因此精密度限制也越嚴格。另外，在低壓狀態下，例如1.0V和0.9V，利用電阻來設定精確的閾值也變得很有挑戰性。ADM1066在最壞情況下允許輸入檢測器比較器的閾值被設定在1%范圍內，而與電壓(低至0.6V)無關，并可工作在該組件允許的整個溫度范圍內。這可以增加每個比較器的內部突波濾波和遲滯。其邏輯輸入適用于啟動上電時序控制、關閉所有電源軌，或執行其它功能。

比較器的信息被送入功能強大和靈活的