新聞中心

        EEPW首頁 > 電源與新能源 > 設計應用 > 針對高速串行接口設計的高效時鐘解決方案

        針對高速串行接口設計的高效時鐘解決方案

        作者: 時間:2013-07-14 來源:網絡 收藏
        使用一塊板的話應該產生更低的抖動結果。

        針對高速串行接口設計的高效時鐘解決方案
        圖4:抖動測試結果。

        針對高速串行接口設計的高效時鐘解決方案
        表1

        ispClock 5406D的配置存儲在片上非易失性存儲器中,可通過JTAG接口進行再編程。器件上的許多功能還可以通過I2C接口進行“即時”修改。基于ispClock 5406D的系統的可編程特性支持許多附加功能,包括:TH和TCO時序裕度測量,有助于設計穩定性的測試;使用發送和接收通道間獨立的偏移的裕度測試,提高了可制造性;在數據有效窗口的中心進行準確的對齊,增強了系統的可靠性。

        分頻器相關文章:分頻器原理
        晶振相關文章:晶振原理

        上一頁 1 2 下一頁

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 馆陶县| 峡江县| 辽宁省| 潼关县| 会理县| 白沙| 闽清县| 济宁市| 巴林右旗| 潜江市| 小金县| 永川市| 天全县| 祁连县| 荔波县| 理塘县| 泌阳县| 萍乡市| 辽中县| 石林| 桂平市| 分宜县| 怀柔区| 延边| 赤水市| 苏尼特左旗| 顺昌县| 云林县| 灵山县| 宜兰市| 江阴市| 本溪| 沈阳市| 汨罗市| 琼中| 漠河县| 宿松县| 永春县| 湄潭县| 始兴县| 凤冈县|