基于高效/可靠的緊湊型DC-DC隔離電源電路設計

采用上述設計，4路PWM時序必須嚴格按照圖2所示產生。一般PWM驅動產生方法用MCU、DSP或專用IC產生，難以實現低成本和緊湊設計。文中對通用多諧振蕩器電路進行改進，分別增加兩個二極管、電阻及電容，即可輸出滿足上述要求的4路PWM驅動信號，簡化了電源設計，提高了可靠性。

2.2、DC-DC電源變壓器的選擇及設計

系統電源采用全橋驅動，磁芯工作在I、Ⅲ象限，驅動上要能夠防止磁芯飽和，同時要求效率高、體積小。基于上述考慮，選用環形磁芯T10×6×5，材質為PC40，環形磁芯漏磁小、效率高。具體參數為：

理論計算表明，所選磁芯滿足設計的功率要求。

變壓器匝數設計是根據式(2)和式(3)計算，其中μi為輸入電壓最小值，△Vce為額定電流下全橋回路開關管壓降，Dmax=0.48;μo為輸出電壓額定值;△Vd為輸出額定電流下全波整流二極管壓降。理論計算原副邊匝數為：原邊Np=4.6匝，副邊Ns1=5.8匝，Ns2=3.9匝。

實際調試結果為：原邊p=6匝，副邊Ns1=8匝，Ns2=5匝。

3、帶死區的4路互補PWM信號仿真

兩路DC-DC電源變壓器原邊共用全橋拓撲，全、橋電路的4路PWM信號是在多諧振蕩器電路的基礎上添加幾個無源器件生成的，并且產生的兩組驅動信號帶有死區，能夠有效防止全橋開關器件直通。電路的工作原理是：對通用多諧振蕩器輸出加以改進，使其充放電電容容量不同，產生2路充放電曲線略有差異的波形，這個差異就會在兩組PWM波之間產生死區，再分別經過同相器和反相器，即可產生4路滿足驅動要求的PWM脈沖。

4路PWM生成電路的Saber仿真原理圖及仿真結果如圖3(a)和圖3(b)所示。由仿真結果可以看出，4路PWM脈沖能夠滿足共用全橋拓撲的控制要求。實驗結果

圖4(a)所示為實際全橋DC-DC電源變壓器原邊及副邊繞組帶載波形，其中CH1為原邊線圈兩端電壓，CH2為副邊線圈正電壓。由于器件分散性，實際測試DC-DC電源工作頻率為366kHz，頻率偏差為3.8%，滿足設計要求。圖4(b)所示為動態加載輸出波形，其中CH1為輸出正電壓，CH2為輸出負電壓。測試時負載為35Ω/10W，可以看到突加突卸額定負載時輸出正電壓較平穩，波動1V，滿足設計要求;負電壓稍有波動，考慮到IGBT負壓是用來維持關斷狀態，負壓在-5～-15V即可，因此滿足半橋集成驅動電源的要求。

結束語

針對綠色能源設計需求，結合集成驅動板具體使用條件，實現了DC-DC隔離電源高效、可靠設計，并且易于和IGBT模塊集成，易于安裝。該電路以兩組磁芯原邊繞組共用高頻全橋開關的DC-DC隔離電源；生成4路無需隔離的全橋脈沖信號，實現了高功率密度的板上電源的緊湊設計。仿真和實驗結果表明，該電源電路簡潔、高效、可靠，達到了預期目的。