新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > FPGA設計的安全性,您準備好了嗎?

        FPGA設計的安全性,您準備好了嗎?

        作者: 時間:2009-05-19 來源:網絡 收藏

        初學者如何選擇并掌握安全設計

        “如何選擇自己所需要的?”針對初學者的種種疑問,專家給出了詳盡的建議:一般情況下,先針對設計,列出您想要實現的功能,大致畫個功能框圖。然后根據其功能和系統的要求大致推算出你需要的: 1) IO需求——可用IO數量、差分信號對、IO的電平格式等;2)電壓源的需求——系統提供哪些電壓?核電壓需要多少?IO電壓源需要哪些? 3)封裝——用TQ?VQ?PLCC?BGA?還是其它的封裝形式?4)內部RAM的需求——需要雙口RAM嗎?需要FIFO嗎?大小是多少?5)時鐘及速度需求——最大的時鐘速率是多少?需要多少個PLL?速度等級?全局時鐘有多少?6)邏輯資源和IPcore的需求——需要哪些IP核,大致占用多少資源?7)擴展和升級的需求——是否考慮IO和邏輯資源留有一些余量,以便以后的擴展?升級是否方便?8)價格的因素。也可以初步選定一個型號,直接在開發軟件中對你的程序進行編譯、綜合、布局布線等,這樣能清楚地可以看到你的設計占用的資源,然后再選擇合適的型號。

        作為剛接觸FPGA的初學者,是否已開始就要深入了解芯片的安全設計的精髓或是原理,還是應該把重點放在如何設計代碼上?相信這一問題在FPGA初學者中具有一定代表性。專家建議,首先要理解FPGA的原理,然后設計一些小型代碼,在驗證設計的基礎上真正理解設計硬件的思想。芯片的安全設計是必然要理解的,不然很有可能一個靜電上去就毀掉芯片了。

        安全設計是否引發成本提升?

        工程師們非常關心安全設計的成本問題。專家通過基于SRAM的FPGA和單芯片的FPGA安全解決方案的比較,說明了這一問題。

        基于SRAM的FPGA通常采用CPLD器件來實現其設計安全的解決方案,用CPLD來產生握手令牌傳送給FPGA,這是因為CPLD具有非易失性,關電時可保持配置數據。因此該方案可防止FPGA設計被拷貝,即使配置比特流被捕獲,也可以保證FPGA設計的。但由于增加了一片CPLD,會導致成本增加、設計變得更復雜。

        而Actel的FPGA是單芯片的,所有的編程信息已經編程在FPGA內部,有了加密選項,該信息不會被讀出。非常適合于作為專用的ASIC來使用,成本也不會增加。



        關鍵詞: FPGA 安全性

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 乌兰县| 加查县| 辽阳市| 布拖县| 林州市| 都昌县| 陕西省| 五原县| 余干县| 东丰县| 道真| 韶关市| 庆云县| 平乡县| 嵩明县| 潢川县| 鞍山市| 前郭尔| 余姚市| 微博| 界首市| 江达县| 花莲县| 泰顺县| 易门县| 金坛市| 湘乡市| 潼南县| 鹤庆县| 康马县| 陇川县| 黔西| 英吉沙县| 黔江区| 衡山县| 黑龙江省| 迁安市| 阜康市| 云安县| 扬州市| 皮山县|