新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 常見問答:關(guān)于ISE設(shè)計套件11.1

        常見問答:關(guān)于ISE設(shè)計套件11.1

        作者: 時間:2009-07-07 來源:網(wǎng)絡(luò) 收藏

        10) 何時可以提供軟件下載?定價多少?

        設(shè)計套件 11.1 結(jié)點鎖定許可證的美國零售起價為:邏輯版本 2,995 美元、嵌入式版本 3,395 美元、DSP 版本 4,195 美元、系統(tǒng)版本 4,595 美元。靈活的流動許可證管理方式目前也可提供。 客戶可從網(wǎng)站免費下載 設(shè)計套件11.1 版本的全功能30天評估版本。

        11) 哪些第三方工具支持

        聯(lián)盟計劃成員為設(shè)計工具、IP 內(nèi)核以及 DSP 與嵌入式開發(fā)等關(guān)鍵技術(shù)提供了強大的生態(tài)系統(tǒng)支持。設(shè)計工具支持涵蓋從合成到驗證的所有方面。聯(lián)盟成員包括 Cadence Design Systems、Mentor Graphics 以及 Synopsys 等業(yè)界領(lǐng)先企業(yè)。如欲了解有關(guān)所有賽靈思聯(lián)盟成員的更多信息,敬請訪問:www.xilinx.com/alliance。

        12) 設(shè)計套件中包括哪些新型 IP 內(nèi)核?

        ISE 設(shè)計套件 11.1 版本中提供了眾多全新的 IP 內(nèi)核。

        ·數(shù)學(xué)函數(shù):

        ·Multiply Adder v2.0 —— 執(zhí)行兩個操作數(shù)的乘法,并采用 XtremeDSP? 解決方案切片將完全精確的乘積與第三個操作數(shù)相加(或相減)。

        ·Multiply Accumulator v2.0 —— 接受兩個操作數(shù),即一個乘數(shù)和一個被乘數(shù),獲得的乘積用 XtremeDSP 片加上(或減去)上一個結(jié)果。

        ·視頻和圖像處理:

        ·Color Correction Matrix v1.0 —— 高度優(yōu)化的常量系數(shù)矩陣乘法核心,使用 XtremeDSP 切片校正視頻數(shù)據(jù)流的色彩;

        ·Color Filter Array Interpolation v1.0 —— 高質(zhì)量硬件塊,插在 RAW 傳感器數(shù)據(jù)和 RGB 色域之間;

        ·Defective Pixel Correction v1.0 —— 針對“實時”運算優(yōu)化的 IP,可根據(jù)相鄰像素用內(nèi)插值自動檢測并校正缺陷像素;

        ·Gamma Correction v1.0 —— 經(jīng)過全面檢測和優(yōu)化的硬件塊,可操作每個像素的值,從而實現(xiàn)伽瑪調(diào)節(jié);

        ·Image Processing Pipeline v1.0 —— 具備豐富特性的專用硬件內(nèi)核,經(jīng)精心優(yōu)化可從 CMOS/CCD 傳感器通過既定的一組參數(shù)自動生成圖像;

        ·Video Scaler v1.0 —— 高質(zhì)量擴展解決方案,可實施多相和線性插入等多種設(shè)計方案,從而實現(xiàn)上下縮放擴展。

        此外,ISE 設(shè)計套件 11.1 還顯著改進 Xilinx CORE Generator? System,其中包括:

        ·通過選擇“僅與選定部件兼容的 IP”查看所選器件系列的 IP 內(nèi)核支持;

        ·生成 ISE 項目文件,以協(xié)助項目瀏覽器( Project Navigator)中 IP 內(nèi)核的集成和管理;

        ·選中的視頻和圖像處理內(nèi)核可生成“EDK Pcore”,以便在 Xilinx Platform Studio 項目中集成和管理 IP 內(nèi)核;

        ·以下 IP 內(nèi)核具有自動將內(nèi)核更新為最新版本的功能:Adder Subtractor、Accumulator、Binary Counter、Block Memory Generator、Complex Multiplier、CORDIC、Multiplier 以及 RAM-based Shift Register 等;

        ·能借助不同于最初生成內(nèi)核所使用的項目設(shè)置重新生成所有 IP 內(nèi)核。

        13) ISE 11.1 能為嵌入式開發(fā)人員和軟件設(shè)計人員帶來哪些優(yōu)勢?

        ·Base System Builder 現(xiàn)在可支持創(chuàng)建雙處理器設(shè)計方案;

        ·Platform Studio 現(xiàn)在能向軟件開發(fā)套件 (SDK) 導(dǎo)出硬件設(shè)計,從而使軟件與硬件設(shè)計團隊能更加獨立地工作;

        ·賽靈思現(xiàn)將 SDK 作為獨立的配置來實現(xiàn)嵌入式應(yīng)用軟件開發(fā)。

        14) 是否對 MicroBlaze 處理器做了任何更改?

        MicroBlaze 處理器 7.20 版的最新特性包括:

        ·MicroBlaze/多端口存儲器控制器交叉優(yōu)化,其中包括回寫式高速緩存 (write-back cache),不僅可減小占位面積,同時還可提高解決方案的性能。

        ·Base System Builder 現(xiàn)可構(gòu)建雙處理器系統(tǒng)。

        15) ISE 11.1 能為 DSP 設(shè)計人員提供哪些優(yōu)勢?

        AccelDSP 合成工具如今可在 VHDL 生成過程中充分發(fā)揮 CORE Generator 系統(tǒng)的 LogiCORE 作用。每個操作符均針對目標器件進行了優(yōu)化。這一進程確保了至目標硬件資源的映射。這樣,與 10.1 版本相比,11.1 設(shè)計套件不僅將 Fmax性能提升 1 倍,而且還可提高性能并減少面積操作符。借助 ISE 設(shè)計套件 11.1,System Generator for DSP 工具除能在 Microsoft Windows 上運行之外,還能在 Linux 上運行。


        上一頁 1 2 下一頁

        關(guān)鍵詞: FPGA ISE 賽靈思

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 临朐县| 凌云县| 德化县| 正镶白旗| 太仆寺旗| 阳泉市| 宾阳县| 徐汇区| 武陟县| 疏勒县| 碌曲县| 海原县| 定襄县| 九台市| 同江市| 通河县| 沈阳市| 扬州市| 巴马| 新津县| 兰考县| 修武县| 根河市| 富蕴县| 昆明市| 抚远县| 个旧市| 栾川县| 白银市| 罗定市| 淮安市| 黄平县| 南皮县| 屏南县| 晋宁县| 英吉沙县| 姜堰市| 聊城市| 乳山市| 襄樊市| 北流市|