基于FPGA的并行多通道激勵信號產生模塊

　　引 言

　　并行測試的實現途徑分為軟件方式和硬件方式。用軟件方式實現并行測試，關鍵是對測試任務的分解和調度，但可能會產生競爭或者死鎖現象。因此，在測試資源有限并且任務分解和調度算法不成熟的情況下，用軟件實現并行測試會很困難。用硬件方式實現并行測試時，需要通過提供充足的測試資源來滿足并行測試的需求，而并行測試過程中激勵資源不足同樣會造成任務分解和調度難度增加，甚至導致競爭和死鎖，影響并行測試實現。因此，對多通道并行激勵信號的需求也是影響并行測試的關鍵因素。

　　1 并行測試技術

　　并行測試技術是把并行技術引入測試領域中，可以較好地完成同時對多個被測對象(UUT)任務進行測試的一種先進的測試方法和技術，屬于下一代測試技術范疇，是支撐NxTest ATS的新技術之一。它根植于并行處理技術，其宏觀表現為：在并行測試程序的控制下對多個被測對象(UUTs)同時測試。相比傳統順序測試技術，它通過對系統資源的優化利用，可以大幅度提高測試效能及測試質量，提高測試資源利用率，降低整個武器裝備測試成本。因此，研究并行測試技術對我國測試技術的發展和提高武器裝備戰時的快速維護保障能力具有重要意義。

　　2 多通道波形產生模塊

　　設計采用Altera公司的EP2C35作為整個系統的控制芯片，承擔整個并行多通道信號產生模塊的控制工作，內部主要包括Nios II嵌入式軟核、波形產生控制器、PCI控制器等。

　　多通道波形產生模塊主要包括4個子模塊，分別為波形產生控制模塊、信號產生模塊、同步電路模塊和調理輸出模塊。波形產生模塊采用DDS技術，該技術產生的波形具備波形頻譜純凈，穩定度高，切換時間短，頻率、相位和幅度可調等特點。設計中采用ADI公司的AD9854芯片來實現此模塊的功能。

　　波形產生模塊為4個通道，各通道之間相互獨立，且可以在不影響其他通道工作的情況下獨立地發起或者終止輸出。同時為了滿足測試系統對多路同步激勵的需求，模塊還需具備多通道同步的能力，并可以配置同步的通道數量及各通道間相互信號關系。輸出激勵的控制命令信號經PCI總線傳輸到FPGA中，FPGA將接收到的命令經過解析后分別送入同步模塊、DDS信號產生模塊和調理輸出模塊。各通道的DDS信號產生模塊接收到控制命令后與同步模塊配合產生同步或者異步激勵，最后由調理輸出模塊實現輸出波形的濾波和幅度控制。圖1為多通道波形產生模塊硬件設計原理框圖。