一種基于FPGA的雷達脈沖預分選器設計

　　3 基于CAM的關聯比較器的FPGA實現

　　本文使用的FPGA為Xilinx公司Virtex 4系列的XC4VSX55。ISE11．1為用戶提供了CAM版本為6．1的IP核，其配置界面如圖6所示。

　　3．1 地址匹配類型

　　CAM輸出地址匹配類型有三種配置，默認為binary encoded，也就是輸出匹配的地址信息。另外，也可以配置成single-match unencoded和multi-match unencoded，這兩種模式輸出的就是一個位數與CAM內數據個數相同的二進制編碼，與之匹配的位為1，其余為0。例如，CAM中有8個數據，輸入的數據與第3個數匹配，則輸出00100000。

　　3．2 三態模式

　　標準三態模式是指寫入CAM的內容可以為1，O和X，X是指不關心的位，任何值與X比較的結果都是認為是匹配的，比如與10X1匹配的內容為1011，1001。增強三態模式比標準模式多了一個U，U和X剛好相反，指的是任何值與U比較的結果都是認為是不匹配的。

　　經過對CAM核的分析，三態模式中X的引入可以實現一對多的匹配，這樣CAM中的一個值不但可以對應容差范圍內的多個值，也可以對應參數捷變雷達的中參數的多個值。例如，雷達的頻率參數范圍是01111100b≤RF≤01111111b，CAM中只要預存二進制數011111XX就可以實現。利用這個原理，本文使用Active-HDL 8．2軟件在FPGA中實現了預分選器的設計。

　　對CAM和RAM單元的初始化數據寫入既可預先初始化，也可在系統工作過程中實時更新。在雷達信號預分選應用中可將已知輻射源庫利用初始化內存文件對CAM和RAM進行初始化。對未知輻射源參數可在系統工作過程中實時動態寫入。

　　圖7為在Active-HDL8．2中的仿真圖，從輸入的PDW可以得到PW=101，DOA=162，RF=202，三個參數分別進入相應的CAM中得到匹配結果和匹配標志，最終得到與編號為18的雷達匹配。

　　4 結語

　　基于CAM的關聯比較器在雷達信號預分選中具有重要意義，能夠極大地提高信號分選的速度，為后端處理節省更多的時間。本系統在FPGA內設計了基于CAM的關聯比較器，實現了雷達信號的快速預分選，達到了實時性和可靠性的要求。