基于單片機的跳頻控制器的設計與實現
加入技術交流群
（5）FC把接收數據送到FIFO寄存器，然后從FIFO寄存器送到RAI或DM。接收方式時FC的工作方式和發送方式時的相反，即，數據以18.3kHz速率注入控制器，并以16kHz速率從控制器讀出。
（6）出現在FC輸出端的串序數據加到DM。DM把數據變換成模擬信號，并送絉AI。
2.2.3 FPGA在硬件設計中的應用
由于FPGA器件具有工作速度快、集成度高和現場可編程的優點，在本設計中，FC模塊、COR模塊、BIS模塊、SYTD模塊和PRG模塊等均由XILINX公司的FPGA芯片設計實現。
2.3 軟件系統的設計
在軟件設計中，既綜合了系統的功能、懷能要求及硬件電路，又考慮了軟件的易維護性，采用模塊化結構。整個軟件設計由主程序模塊（MAIN）、公用程序模塊（COM）、發送程序模塊（TR）、搜索程序模塊（SR）和接收程序模塊（RC）等組成。下面簡要介紹RC模塊中有關中斷服務程序的設計。系統接收時，跳頻控制器的主要定時控制信號時序示意圖如圖2所示。
87C51FB單片機的PCA模塊設置成三個高速輸出方式和一個捕獲方式，分別產生HOP信號、W1信號和W2信號及捕獲S4信號。其中，HOP為頻率跳變控制信號，其上升沿指示一個跳周期的開始；W1為窗口信號，低電平期阻塞數據進入FC，高電平期接收機接收數據；S4信號指示同步序列已檢出；W2為窗口信號，僅需要同步數據期間允許S4信號通過。
HOP、W1和W2信號均以S4信號為基準，在生次收到S4信號時進行調整，接收過程所要完成的主要任務被分別安排在PCA中斷服務程序中的S4中斷服務子程度、HOP中斷服務于程序、W1中斷服務子程度和W2中斷服務子程度中進行。PCA中斷服務程序流程如圖3所示。
3 結束語
本文介紹的跳頻控制器已被成功地應用于超短波跳頻通信系統中，性能穩定可靠。
評論