S3C44B0X與C54X DSP的接口設計

1：S3C4510B簡介

S3C4510B(以下簡稱4510)是韓國三星公司開發的一款基于ARM7TDMI架構的16/32位高性能微處理器。具用豐富的外圍接口，如以太網，HDLC等，可靈活配置，適用于多種應用。4510具有以下性能特點：

◆ 8K字節的內部CACHE,也可用作內部SRAM

◆ 兩線IIC接口，作為IIC主器件使用

◆ 以太網控制器

◆ 雙通道HDLC控制器

◆ 雙UART

◆ 雙GDMA通道

◆ 兩個32位定時器

◆ 18個可編程IO端口

◆ 中斷控制功能

◆ 外部SDRAM/DRAM/FLASH/ROM控制

本文主要介紹4510中HDLC通道的使用和編程方法。

2：S3C4510B的HDLC通道簡介

HDLC協議幀結構和特性請參閱相關書籍和4510數據手冊，這里不詳細介紹。

4510的HDLC通道結構如附圖1所示。具有以下特點：

1． FIFO：發送和接收模塊都有32字節（8字）FIFO，提供CPU內部總線到HDLC串行接口之間的數據緩存功能。

2． DMA：HDLC通道的發送和接收支持DMA方式。

3． 波特率產生：4510的HDLC通道包含一個可編程的波特率產生計數器，能夠產生各種波特率的傳輸速率。

4． DPLL：4510的HDLC通道包含一個數字鎖相環（DPLL），提供了時鐘恢復功能，可從編碼后的數據流中迅速提取出時鐘信息。

5． 編碼方式：4510的HDLC通道支持五種編碼方式，分別為NRZ,NRZI,FM0,FM1和差分曼徹斯特編碼，編碼波形請參看附圖2。

詳細的內容請參閱4510數據手冊。

3：S3C4510B的HDLC通道工作過程介紹

4510的HDLC通道收發可工作在CPU模式和DMA模式下，在我們的應用和編程中使用了DMA方式，因此這里主要介紹DMA方式下的工作過程。4510的HDLC通道工作過程大致可以分為通道初始化，數據發送，數據接收三個部分。

3.1： HDLC通道初始化過程

HDLC通道初始化過程可分為七個步驟；一：通道復位，恢復其默認配置；二：通過設置工作模式寄存器（HMODE）來配置HDLC工作模式；三：通過設置控制寄存器（HCON）來控制HDLC通道的工作；四：通過設置中斷控制寄存器（HINT）來控制HDLC通道的中斷產生；五：設置站址寄存器（HSAR0-HSAR3）和站址屏蔽寄存器（HMASK）,以完成接收操作的地址比較功能；六：建立DMA方式的發送和接收BUFFER描述符鏈表結構，并初始化DMA發送BUFFER描述符指針寄存器（HDMATxPTR）和DMA接收BUFFER描述符指針寄存器（HDMARxPTR）；七：使能HDLC通道的收發功能。

3．1．1：HDLC通道復位

HDLC通道復位可通過設置控制寄存器（HCON）前4比特來完成，請參閱4510數據手冊。

3．1．2：HDLC通道工作模式配置

工作模式寄存器（HMODE）中的不同位定義了不同的工作模式，這里介紹較常用的幾種模式設置，詳細內容和配置方法請參閱4510數據手冊。

1． 數據編碼方式選擇：從所支持的五種編碼方式中選擇。

2． 波特率時鐘源選擇：如果使用4510的內部波特率產生器，則需要為其選擇時鐘源，同時根據不同的時鐘源配置波特率產生計數器（HBRGTC）產生需要的時鐘信號。

3． DPLL時鐘源選擇：如果使用DPLL，則需要為其選擇要跟蹤的時鐘源。

4． 發送時鐘選擇：4510的HDLC通道支持多種發送時鐘源，可通過設置HDLC通道的模式寄存器中的相應位來選擇。

5． 接收時鐘選擇：4510的HDLC通道支持多種接收時鐘源，可通過設置HDLC通道的模式寄存器中的相應位來選擇。