基于DSP、DDS和ARM的雷達中頻信號模擬器設計與實現

2．1 主控模塊

系統主控模塊負責控制和協調各種工作。ARM采用Samsung公司生產的S3C44B0X微處理器，通過集成鎖相環倍頻系統主頻可達66MHz,最大外部存儲空間256MB,片上資源豐富,外圍控制能力強,性價比高。由它控制USB模塊接收PC機計算生成的雷達模擬信號的數據及代碼，控制主機口加載DSP，控制UART實現工作狀態在PC機上的實時顯示。

2．2 實時數據處理模塊

實時數據處理模塊利用PC機生成的雷達信號模擬數據，根據設定的雷達工作狀態及目標、環境的實時動態計算DDS的控制字，控制三片DDS輸出雷達模擬信號。同時通過串口與信號處理機交換信息，通過鎖存器向處理板提供控衰減控制信號。

DSP采用TI公司C6000系列中的TMS320C6416，系統時鐘達600MHz，數據處理速率可達4800MIPS。提供32/16bit主機口，具有兩個獨立的外部存儲器接口，其中EMIFA支持64bit總線寬度。

2．3 信號生成模塊

DDS信號產生模塊采用三片ADI公司生產的AD9852ASQ，它們同時生成三路中頻信號。根據雷達體制和信號處理機要求不同，可分別對應不同的信號，如雷達的目標回波、雜波和發射信號，或外輻射源雷達的直達波、目標回波和多徑信號，以及跟蹤雷達回波信號的和支路∑、俯仰左支路Δα以及方位差支路Δβ等。

AD9852最高工作頻率300MHz，可工作在單頻、FSK、Ramped FSK、Chirp、BPSK五種模式。具有豐富的寄存器組，通過設置相應控制字可方便生成多種信號。

2．3．1 總線及時序控制設計

AD9852的頻率、相位和幅度控制字的設置和控制信號的產生由TMS320C6416完成，AD9852可以看作是異步存儲設備與TMS320C6416的EMIFA相連，EMIFA采用32bit總線。

AD9852采用并行輸入，總線寬度為8位，數據傳輸速率可達100MHz。為了提高控制DDS的速度，本系統采用了地址總線復用、數據總線、“分裂”的技術。即三片AD9852的6位地址線同時占用TMS320C6416地址總線A2～A7位，而它們的數據線分別占用TMS320C6416數據總線的D0～D7、D8～D15和D16～D23位。這樣可以由DSP對三片DDS的I/O緩沖寄存器同時進行寫操作，提高了總線利用率，并保證了三片AD9852輸出信號的相位相參。TMS320C6416與AD9852接口示意圖如圖2所示。